微處理器的低功耗芯片設計技術(shù)詳解

　　2 常用的低功耗設計技術(shù)

　　低功耗設計足一個(gè)復雜的綜合性課題。就流程而言，包括功耗建模、評估以及優(yōu)化等;就設計抽象層次而言，包括自系統級至版圖級的所有抽象層次。同時(shí)，功耗優(yōu)化與系統速度和面積等指標的優(yōu)化密切相關(guān)，需要折中考慮。下面討論常用的低功耗設計技術(shù)。

　　2.1 動(dòng)態(tài)電壓調節

　　由式(1)可知，動(dòng)態(tài)功耗與工作電壓的平方成正比，功耗將隨著(zhù)工作電壓的降低以二次方的速度降低，因此降低工作電壓是降低功耗的有力措施。但是，僅僅降低工作電壓會(huì )導致傳播延遲加大，執行時(shí)間變長(cháng)。然而，系統負載是隨時(shí)間變化的，因此并不需要微處理器所有時(shí)刻都保持高性能。動(dòng)態(tài)電壓調節DVS (Dynarnic Voltage Scaling)技術(shù)降低功耗的主要思路是根據芯片工作狀態(tài)改變功耗管理模式，從而在保證性能的基礎上降低功耗。在不同模式下，工作電壓可以進(jìn)行調整。為了精確地控制DVS，需要采用電壓調度模塊來(lái)實(shí)時(shí)改變工作電壓，電壓調度模塊通過(guò)分析當前和過(guò)去狀態(tài)下系統工作情況的不同來(lái)預測電路的工作負荷。

　　2.2 門(mén)控時(shí)鐘和可變頻率時(shí)鐘

　　如圖1所示，在微處理器中，很大一部分功耗來(lái)自時(shí)鐘。時(shí)鐘是惟一在所有時(shí)間都充放電的信號，而且很多情況下引起不必要的門(mén)的翻轉，因此降低時(shí)鐘的開(kāi)關(guān)活動(dòng)性將對降低整個(gè)系統的功耗產(chǎn)牛很大的影響。門(mén)控時(shí)鐘包括門(mén)控邏輯模塊時(shí)鐘和門(mén)控寄存器時(shí)鐘。門(mén)控邏輯模塊時(shí)鐘對時(shí)鐘網(wǎng)絡(luò )進(jìn)行劃分，如果在當前的時(shí)鐘周期內，系統沒(méi)有用到某些邏輯模塊，則暫時(shí)切斷這些模塊的時(shí)鐘信號，從而明顯地降低開(kāi)關(guān)功耗。圖3為采用“與”門(mén)實(shí)現的時(shí)鐘控制電路。門(mén)控寄存器時(shí)鐘的原理是當寄存器保持數據時(shí)，關(guān)閉寄存器時(shí)鐘，以降低功耗。然而，門(mén)控時(shí)鐘易引起毛刺，必須對信號的時(shí)序加以嚴格限制，并對其進(jìn)行仔細的時(shí)序驗證。

　　另一種常用的時(shí)鐘技術(shù)就是可變頻率時(shí)鐘。它根據系統性能要求，配置適當的時(shí)鐘頻率以避免不必要的功耗。門(mén)控時(shí)鐘實(shí)際上是可變頻率時(shí)鐘的一種極限情況(即只有零和最高頻率兩種值)，因此，可變頻率時(shí)鐘比門(mén)控時(shí)鐘技術(shù)更加有效，但需要系統內嵌時(shí)鐘產(chǎn)生模塊PLL，增加了設計復雜度。去年Intel公司推出的采用先進(jìn)動(dòng)態(tài)功耗控制技術(shù)的Montecito處理器，就利用了變頻時(shí)鐘系統。該芯片內嵌一個(gè)高精度數字電流表，利用封裝上的微小電壓降計算總電流;通過(guò)內嵌的一個(gè)32位微處理器來(lái)調整主頻，達到64級動(dòng)態(tài)功耗調整的目的，大大降低了功耗。