AT91FR40162與cyclone2在工業(yè)控制的結合

工業(yè)控制中往往需要完成多通道故障檢測及多通道命令控制（這種多任務(wù)設置非常普遍），利用ARM芯片與FPGA相結合來(lái)擴展檢控通道是一個(gè)非常好的選擇。這里介紹用Atmel公司ARM7處理器（AT91FR40162）和ALTERA公司的低成本FPGA芯片（cyclone2）結合使用完成多通道檢控任務(wù)的一種實(shí)現方法。
　　各部分功能簡(jiǎn)介
　　圖1為此系統的結構連接框圖。如圖所示，ARM芯片與FPGA芯片之間通過(guò)數據總線(xiàn)、地址總線(xiàn)及讀寫(xiě)控制線(xiàn)相連，而與終端PC則通過(guò)串口通信；FPGA與目標設備通過(guò)命令控制總線(xiàn)和故障檢測總線(xiàn)相連。

圖2 FPGA內部邏輯結構

　　ARM芯片的ADDR2～0位地址線(xiàn)和片選使能信號一同進(jìn)入譯碼器decode1進(jìn)行地址譯碼后產(chǎn)生8路輸出（FPGA內部可設置一個(gè)最大輸出為256路的譯碼模塊，所以在實(shí)際應用中可擴展為更多通道），低4路用于命令發(fā)送通道，高4路用于故障檢測通道，讀寫(xiě)使能信號控制數據總線(xiàn)。
　　ARM芯片接收到發(fā)送信號編碼命令時(shí)，立即在串口接收中斷服務(wù)子程序中并送相應地址（通道編號）和數據（命令狀態(tài)）到FPGA中。譯碼器有效輸出作為相應通道D觸發(fā)器的鎖存時(shí)鐘，而數據狀態(tài)則被觸發(fā)器鎖定后作為所選通道的輸出完成相應控制。
　　ARM芯片在定時(shí)中斷產(chǎn)生進(jìn)入服務(wù)程序后對所有檢測通道輪流查詢(xún)，查詢(xún)到有通道故障時(shí)，故障信號結合選中通路信號經(jīng)與非運算送往數據端口被讀取。
　　FPGA程序設計注意問(wèn)題
　　1延時(shí)的配置
　　通過(guò)地址總線(xiàn)和數據總線(xiàn)進(jìn)行命令傳輸和故障檢測時(shí)，FPGA是作為ARM芯片的普通外設來(lái)使用的。而ARM芯片對外設訪(fǎng)問(wèn)的速度要遠低于片內存儲器，所以要在A(yíng)RM中設置訪(fǎng)問(wèn)的正確等待周期。ARM中提供的延時(shí)周期為0～7個(gè)，通過(guò)調試即可找到外設合適的等待周期，此系統的等待周期根據實(shí)際測試設置為5個(gè)，具體的配置方法見(jiàn)ARM程序說(shuō)明。
　　2 讀寫(xiě)使能信號的連接
　　從圖2中可以看出，寫(xiě)使能信號NWE及讀使能信號NRD應作為數據線(xiàn)（DATA0～5）的三態(tài)控制信號連接，即使在A(yíng)RM芯片無(wú)其他外設時(shí)也不能缺省。因為ARM的上電加載程序時(shí)間要長(cháng)于同一系統上FPGA的程序配置時(shí)間，而FPGA的檢測及控制通道與ARM芯片的數據總線(xiàn)相連，FPGA加載完成后數據總線(xiàn)會(huì )存有相應通道的邏輯電平值（不為三態(tài)），這就會(huì )導致ARM芯片在對片內Flash芯片燒寫(xiě)程序或上電加載程序時(shí)與FPGA沖突（數據被邏輯鎖定），造成無(wú)法正確定位操作對象而使讀寫(xiě)失敗。
　　ARM配置及應用程序說(shuō)明

　　1 處理器的資源分配
　　● 存儲器
　　AT91FR40162內嵌一個(gè)256KB的SRAM，1024K個(gè)16位字組成的Flash存儲器。SRAM通過(guò)內部32位數據總線(xiàn)與ARM核相連，單周期訪(fǎng)問(wèn)，Flash存儲器則通過(guò)外部總線(xiàn)訪(fǎng)問(wèn)。
　　● 系統外圍
　　EBI：外部總線(xiàn)控制接口，EBI可尋址64MB的空間，通過(guò)8個(gè)片選線(xiàn)（NCS0～NCS3獨立）和24位地址線(xiàn)訪(fǎng)問(wèn)外設，地址線(xiàn)高4位與片選線(xiàn)（NCS4～7）復用，數據總線(xiàn)可配置成8/16位兩種模式與外設接口。

　　PIO：并口控制器，PIO控制32根I/O線(xiàn)，多數為復用引腳，可通過(guò)編程選擇為通用或專(zhuān)用。

　　AIC：先進(jìn)中斷控制器，實(shí)現片內外圍中斷及4個(gè)外部中斷源中斷的管理，其外部中斷引腳與通用I/O復用。
　　● 用戶(hù)外圍
　　USART0～1：串口收發(fā)控制器，支持8個(gè)數據位的發(fā)送，可以進(jìn)行異步/同步傳輸選擇，其片外引腳與通用I/O復用。
　　TC：定時(shí)/計數器，可以產(chǎn)生定時(shí)中斷和計數功能，其片外引腳與通用I/O復用。
　　2 存儲器地址重映射后的空間分配

　　在CPU上電后，都會(huì )從地址0開(kāi)始第一條指令代碼的執行，而上電復位后0地址必須映射到NCS0片選所接的器件上，這里必須將NCS0連接到片內Flash上以加載初始化程序和應用程序。由于中斷和異常的入口地址是0～20H固定不變，它們的產(chǎn)生都是跳轉到0～20H之間相應的地址取程序執行，為了加快中斷響應，必須將0～20H地址映射到片內RAM區，所以在初始化的重映射命令執行（EB1_RCR的RCB位置1）后，內部RAM就映射到地址0，所有的中斷入口響應和堆棧操作都被映射到在RAM區進(jìn)行。

　　由于重映射主要是用于Flash和片內RAM的地址空間交換，所以片內外圍接口(EBI、USART、TC)對應的存儲器編程地址范圍在映射前后不發(fā)生改變，而訪(fǎng)問(wèn)外設地址為重映射后所分配。重映射后地址分配如表1所示。
　　3 應用接口的存儲器配置
　　EBI存儲器：在8個(gè)EBI片選存儲器（EBI_CSR0～EBI_CSR7）中設置外設訪(fǎng)問(wèn)參數。其中，32位存儲器中包括數據總線(xiàn)寬度8（16）設置，等待狀態(tài)數目1～7個(gè)周期設置，等待使能（不是使能）設置，片選使能（不使能）設置。這里將FPGA作為外設，使能NCS3(也可根據實(shí)際選擇其他空閑片選線(xiàn))，選擇總線(xiàn)寬度16，使能等待周期并設周期為5（根據調試選擇）。因默認NCS0為加載Flash片選線(xiàn)，而Flash為16位信號、7個(gè)等待周期，故需在EBI_CSR0中選擇16位總線(xiàn)寬度、7個(gè)等待周期并使能NCS0。
　　AIC存儲器：AIC存儲器管理所有內外部中斷，對此存儲器的正確初始化賦值才會(huì )打開(kāi)相應中斷。設定AIC工作參數：應用串口通信模式為異步模式，串口發(fā)送的數據位字符長(cháng)度為8位，通信的波特率9600B/s，串口中斷優(yōu)先級為6（中斷優(yōu)先級由低到高0～7），接收發(fā)送通道使能。
　　TC存儲器：定時(shí)中斷存儲器需要設定定時(shí)長(cháng)度為1s（每1s產(chǎn)生中斷進(jìn)行故障查詢(xún)），定時(shí)通道使能及軟件觸發(fā)模式，定時(shí)中斷優(yōu)先級設為1。