基于雙FPGA+ARM架構的圖像壓縮系統

　　對于圖像經(jīng)過(guò)FPGA壓縮后的碼流，系統采用ARM芯片進(jìn)行管理，該芯片為Cirrus Logic公司的工業(yè)級嵌入式處理器EP9315[8]。該處理器具有ARM920T核，最高主頻達200 MHz，并具有豐富的外圍接口，包括網(wǎng)絡(luò )、USB、音頻等。FPGA和ARM之間通信由I2C總線(xiàn)完成，當FPGA完成一幀圖像壓縮后，通過(guò)FPGA的GPIO發(fā)送一個(gè)終端信號給ARM，并準備好一幀碼流長(cháng)度等信息。ARM中斷服務(wù)程序響應該中斷，通過(guò)I2C接口讀走碼流長(cháng)度，通過(guò)映射SRAM的方式從FPGA讀取壓縮碼流到ARM內存，然后以文件的形式存儲碼流到本地硬盤(pán)，或者通過(guò)網(wǎng)絡(luò )發(fā)送到遠端服務(wù)器。

　　2 實(shí)驗結果與性能

　　2.1 算法性能驗證

　　系統設計初期，用軟件對算法的性能進(jìn)行了驗證。在PC上對一組Lena等標準圖像進(jìn)行壓縮，得到不同的重建圖像，對重建圖像求解PSNR值，式(2)為PSNR計算公式。其中Mean Square Error(MSE)表示原始圖像和重建圖像對應像素的均方誤差值。

　　表1為本系統采用算法與JPEG及JPEG2000對標準圖像壓縮后重建圖像的PSNR比較。從表中可以看出，本系統采用算法遠優(yōu)于JPEG，接近JPEG2000。PSNR值的比較以壓縮比(對應表中Bitrate)為基準，即在相同壓縮比的情況下對比PSNR值。

　　2.2 硬件實(shí)現和硬件壓縮

　　硬件系統電路板采用10層板制作工藝，電路板面積為30.8 cm×16.7 cm，在100 MHz工作頻率下對系統測試，結果表明系統工作穩定。表2為系統對1 600×1 200、1 280×1 024和1 024×768三種常見(jiàn)分辨率的計算機屏幕進(jìn)行的記錄，記錄的圖像源采用了各類(lèi)計算機屏幕常見(jiàn)圖像，如Word文檔、PPT文件、動(dòng)態(tài)雷達圖像和一段視頻。其中，PPT的平均翻頁(yè)速度為60 s。由表2可以看出，系統對于Word文檔、PPT文檔等只有局部變化的圖像能夠達到非常高的壓縮比，壓縮幀率約為60幀/s。

　　本文結合應用提出圖像壓縮算，以FPGA為核心計算平臺，設計了一套計算機屏幕圖像記錄系統。系統實(shí)現了對1 280×1 024×24 bit圖像每秒記錄27幀，對1 600×1 200×24 bit圖像每秒記錄17幀，對PPT、Word文檔等只有局部變化的屏幕圖像每秒可記錄60幀，且壓縮后重建圖像質(zhì)量?jì)?yōu)于JPEG，與JPEG2000接近。同時(shí)，對于壓縮后的碼流，系統采用ARM以文件的方式管理，有利于碼流本地存儲以及通過(guò)網(wǎng)絡(luò )傳輸等靈活的應用。另外，系統支持多種輸入接口，提高了硬件系統的靈活性，具有廣闊的應用前景。