水下目標定位系統的信號處理模塊設計

摘要：針對水下目標的主被動(dòng)定位功能需求和具體的技術(shù)指標要求，結合數字信號處理器(DSP)和現場(chǎng)可編程門(mén)陣列(FPGA)的各自?xún)?yōu)勢，設計了基于DSP及FPGA的數字信號處理模塊，以此處理模塊為硬件平臺，編程實(shí)現了相應的時(shí)延估計應用程序，并進(jìn)行了實(shí)驗驗證，實(shí)驗結果表明此信號處理系統時(shí)延估計精度高，滿(mǎn)足了目標定位的要求。
關(guān)鍵詞：數字信號處理器(DSP)；現場(chǎng)可編程門(mén)陣列(FPGA)；時(shí)延估計；目標定位

隨著(zhù)水下武器和水下航行器等水下目標的快速發(fā)展，對其進(jìn)行定位和跟蹤從而檢驗其性能的試驗具有非常重要的意義，這也是水下目標試驗場(chǎng)的重要工作內容。水下試驗場(chǎng)的定位系統根據被測目標是否加裝合作聲信標，可以分為主動(dòng)和被動(dòng)兩種方式。主動(dòng)定位方式需要在水下目標上加裝聲信標，定位系統整個(gè)試驗系統的同步時(shí)序控制下，通過(guò)接收及處理水下目標聲信標發(fā)射的已知脈沖信號來(lái)實(shí)現目標的定位及跟蹤；被動(dòng)方式則僅通過(guò)接收及處理水下目標運動(dòng)產(chǎn)生的輻射噪聲，實(shí)現水下目標的定位及跟蹤。對于水下目標定位系統的信號處理模塊而言，兩種定位方式的差異在于因系統的接收信號頻率及信號體制不同而導致的系統硬件規模和處理性能不同。

1 系統的硬件設計
對于主動(dòng)定位系統．水下目標的合作聲信標發(fā)射的信號頻率可達100kHz，因此為了滿(mǎn)足工程應用所需的測量精度，信號處理模塊的采樣頻率應不小于500 kHz。但是由于主動(dòng)定位系統是在統一的同步時(shí)序下工作的，因此每個(gè)處理模塊只要獲得接收信號相對同步信號的時(shí)延即可，也就是說(shuō)，每個(gè)處理模塊只需進(jìn)行一路接收信號與不同發(fā)射信號的時(shí)延估計。
而對于被動(dòng)定位系統，目標輻射噪聲的頻率范圍主要位于100 Hz～2kHz，因此信號處理模塊的采樣頻率不小于10 kHz就可以滿(mǎn)足要求。但是由于被動(dòng)定位系統沒(méi)有統一的同步時(shí)序，因此只能通過(guò)估計不同接收信號的相對時(shí)延來(lái)進(jìn)行目標的方位估計，也就是說(shuō)，每個(gè)處理模塊所需進(jìn)行處理的接收信號不小于2個(gè)通道。
深入分析主／被動(dòng)定位方法的信號體制及相應的處理方法可知，主動(dòng)定位系統所需的信號處理模塊的硬件規模和性能要求較高，因此信號處理模塊的硬件設計以主動(dòng)定位系統的性能指標為主、兼顧被動(dòng)定位系統的指標要求。
1．1 模塊的硬件功能及組成
本文設計的數字信號處理模塊的主要技術(shù)指標包括：
1)輸入模擬信號：通道數為3路，信號幅度為-10～10 V，頻率為100Hz～30kHz；
2)通訊接口：RS422口及RS232接口各1個(gè)，自定義的通用IO口16位；
3)輸出模擬信號：通道數為2路，信號幅度為-10～10 V；
4)LCD顯示屏：彩色觸摸屏；
5)運算能力：實(shí)時(shí)進(jìn)行水下目標定位。
根據水下定位系統的功能需求和上述的指標要求，采用基于DSP+FPGA的硬件架構進(jìn)行數字信號處理模塊的設計，如圖1所示。其中FPGA實(shí)現系統的時(shí)序控制、各種接口轉換、數字信號預處理(如FIR濾波、FFT運算)，而DSP實(shí)現系統的副本相關(guān)或互相關(guān)、包絡(luò )檢波等信號處理任務(wù)；這樣既充分利用了FPGA的高度并行性和實(shí)時(shí)性，又充分使用了DSP的信號處理能力，使系統結構靈活、通用性強、運算能力強度，具有較好的工程應用參考價(jià)值。

1．2 硬件系統的主要器件選型
1．2．1 信號處理器
數字信號處理(Digital Signal Processing，DSP)的主要任務(wù)是完成水下目標的方位估計。因此選擇DSP時(shí)首先考慮它的運算能力，在滿(mǎn)足運算速度要求的前提下，要求DSP的功耗小、外圍電路設計簡(jiǎn)單，軟件開(kāi)發(fā)容易。目前可供選擇的DSP很多，包括TI公司的C2000系列、C5000系列、C6000系列，AD公司的BlackFin系列、SHARC系列、TigerSHARC系列等等，每款DSP都有其不同的特點(diǎn)。
針對本文設計的定位系統，綜合考慮各因素，選用TI公司的TMS320VC5509A作為系統的DSP。TMS320VC5509A是一款16位定點(diǎn)DSP，其片內的128 Kx16 bit SRAM空間可滿(mǎn)足算法的存儲空間需求；內核200MHz的時(shí)鐘頻率可滿(mǎn)足系統的實(shí)時(shí)性要求；4個(gè)外部存儲器片選信號便于通過(guò)FPGA，實(shí)現DSP與其他在板外設的數據交流和通信；5個(gè)外部中斷輸入可滿(mǎn)足外部設備對DSP的突發(fā)請求。
1．2．2 FPGA
現場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，FPGA)的功能是實(shí)現系統的時(shí)序控制，并完成外部設備與DSP的接口轉換，同時(shí)為了提高系統的實(shí)時(shí)性，實(shí)現定位系統的數字信號預處理，因此本文的FPGA選擇主要考慮FPGA的片內存儲器容量、乘法器數量、宏單元數量、性?xún)r(jià)比及開(kāi)發(fā)的方便性等。目前可供選用的FPGA很多，根據定位系統的具體需求和研發(fā)人員的開(kāi)發(fā)經(jīng)驗，選用Altera公司的EP2C35F484作為系統的FPGA，用于實(shí)現其相應的功能。EP2C35F484內部具有33216個(gè)邏輯單元(LEs)，能夠滿(mǎn)足系統的各種時(shí)序控制；483 840 bits的RAM容量可以為DSP提供足夠大的輸入輸出緩存，配合35個(gè)的乘法器，可以方便地實(shí)現數字信號預處理；4個(gè)PLL可以很方便地為系統產(chǎn)生不同的時(shí)鐘信號或時(shí)序；322個(gè)用戶(hù)I／O引腳數配合豐富的Les便于實(shí)現各種輸入輸出接口轉換。