基于FPGA的雙口RAM實(shí)現及應用

摘要：為了在高速采集時(shí)不丟失數據，在數據采集系統和CPU之間設置一個(gè)數據暫存區。介紹雙口RAM的存儲原理及其在數字系統中的應用。采用FPGA技術(shù)構造雙口RAM，實(shí)現高速信號采集系統中的海量數據存儲和時(shí)鐘匹配。功能仿真驗證該設計的正確性，該設計能減小電路設計的復雜性，增強設計的靈活性和資源的可配置性能．降低設計成本，縮短開(kāi)發(fā)周期。

隨著(zhù)電子技術(shù)的飛速發(fā)展，大量的高速數據采集和在線(xiàn)測試對現代工業(yè)測控系統和儀器儀表的功能和性能提更高要求。CPU并行工作(雙單片機系統)方式得到廣泛應用。為了使2個(gè)單片機能夠快速有效交換信息，充分利用系統資源，采用雙口RAM實(shí)現存儲器共享是目前較為流行的方法。

大容量、高速FPGA器件具有集成度高、體積小、靈活可重配置、實(shí)驗風(fēng)險小等優(yōu)點(diǎn)，在復雜數字系統中得到越來(lái)越廣泛的應用。數字電路設計采用l片FPGA器件、存儲設備和一些電氣接口匹配電路的解決方案已成為主流選擇方案。用FPGA來(lái)實(shí)現雙口RAM的功能可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性使得基于FPGA的雙口RAM易于進(jìn)行修改、測試及系統升級，可降低設計成本，縮短開(kāi)發(fā)周期。

1 雙口RAM簡(jiǎn)介

雙口RAM是在1個(gè)SRAM存儲器上具有兩套完全獨立的數據線(xiàn)、地址線(xiàn)和讀寫(xiě)控制線(xiàn)，并允許兩個(gè)獨立的系統同時(shí)對其進(jìn)行隨機性訪(fǎng)問(wèn)的存儲器，即共享式多端口存儲器。雙口RAM最大的特點(diǎn)是存儲數據共享。1個(gè)存儲器配備兩套獨立的地址、數據和控制線(xiàn)，允許兩個(gè)獨立的CPU或控制器同時(shí)異步地訪(fǎng)問(wèn)存儲單元。因為數據共享。則必須具有訪(fǎng)問(wèn)仲裁控制。內部仲裁邏輯控制提供以下功能：對同一地址單元訪(fǎng)問(wèn)的時(shí)序控制；存儲單元數據塊的訪(fǎng)問(wèn)權限分配：信令交換邏輯(例如中斷信號)等。雙口RAM可用于提高RAM的吞吐率，適用于實(shí)時(shí)數據緩存。

CY7C006A是Cypress公司生產(chǎn)的16 kb×8高速雙口靜態(tài)RAM，存取速度小于20 ns。該器件具有真正的雙端口，可以同時(shí)進(jìn)行數據存取，兩個(gè)端口具有獨立的控制信號線(xiàn)、地址線(xiàn)和數據線(xiàn)，另外通過(guò)主／從選擇可以方便地擴存儲容量和數據寬度。通過(guò)器件的信號量標志器，左、右兩端口可以實(shí)現器件資源共享。

2 雙口RAM在FPGA中的實(shí)現

本設計采用自頂而下的設計思想。選用Xilinx公司的Spartan-6 FPGA器件，基于低功耗45 nm、9-金屬銅層、雙柵極氧化層工藝技術(shù)，提供高級功耗管理技術(shù)，150 000個(gè)邏輯單元，集成式PCI ExprESS模塊，高級存儲器支持。250 MHz DSPslice和3．125 Gb／s低功耗收發(fā)器。通過(guò)Verilog HDL語(yǔ)言對雙口RAM功能的描述就能在一片FPGA器件內實(shí)現8位16字節的雙口RAM，并進(jìn)行讀寫(xiě)操作控制。雙口RAM讀寫(xiě)操作控制Verilog HDL代碼如下：

圖l是雙口RAM的Verilog HDL代碼在Xilinx ISE中綜合后的寄存器傳輸級電路圖。

功能仿真的是Xilinx公司已經(jīng)建立自己的編譯庫的Modelsim XEⅢ6．2c軟件，仿真結果如圖2所示，滿(mǎn)足設計要求。

經(jīng)Xilinx ISE軟件綜合實(shí)現設計，生成可下載的比特流，將其下載到FPGA中，實(shí)現雙口RAM的功能。FPGA器件內部具有豐富的資源，可以在實(shí)現雙口RAM基本功能的基礎上。滿(mǎn)足系統設計的其他需求，且靈活可配置。

3 基于FPGA的雙口RAM應用

雙口RAM在數字系統中應用廣泛。高速數據采集系統中，一般的數據傳輸系統在大數據量情況下會(huì )造成數據堵塞現象。在一些實(shí)時(shí)控制場(chǎng)合，實(shí)時(shí)算法經(jīng)常需要由幾個(gè)DSP串行或并行工作以提高系統的運行速度和實(shí)時(shí)性。以雙口RAM構成的數據接口可以在兩個(gè)處理器之間進(jìn)行高速可靠的信息傳輸。此外，雙口RAM可以應用在智能總線(xiàn)適配卡、網(wǎng)絡(luò )適配卡中作為高速數據傳輸的接口。在許多寬帶信號處理領(lǐng)域(如無(wú)線(xiàn)通信、多媒體系統、衛星通信、雷達系統等)，FPGA技術(shù)已代替DSP實(shí)現許多前端的數字信號處理算法。用FPGA來(lái)實(shí)現數字信號處理能很好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性，使得FPGA構成的數字信號處理系統易于修改、測試及系統升級，降低設計成本，縮短開(kāi)發(fā)周期。任何一種自動(dòng)控制系統都離不開(kāi)數據采集系統，數據采集系統的質(zhì)量直接影響整體系統的工作性能。數據采集系統高速、實(shí)時(shí)發(fā)展趨勢，對數據的傳輸和控制速度提出較高要求。而采用雙口RAM可有效提高速度，解決速度匹配問(wèn)題。

設計l塊數據采集系統板，用FPGA實(shí)現雙口RAM功能，并且控制A／D采樣與轉換，以及數據寫(xiě)入雙口RAM。利用單片機控制雙口RAM的存取，構成一個(gè)獨立的數據采集系統，并可以通過(guò)串行接口把數據發(fā)送給PC機。圖3為其系統結構框圖。

首先，時(shí)鐘產(chǎn)生啟動(dòng)信號，FPGA向采樣開(kāi)關(guān)發(fā)出選通信號，選定模擬開(kāi)關(guān)采樣，第0路模擬量進(jìn)入，經(jīng)A／D轉換后變?yōu)?位數字量并存儲于雙口RAM中，ADC0809反饋給FPGA內控制電路并告知轉換完畢，FPGA內控制電路再選通第1路模擬量進(jìn)入，重復上述過(guò)程。經(jīng)過(guò)0．1 ms后，時(shí)鐘又產(chǎn)生一個(gè)脈沖啟動(dòng)信號。FPGA又重新從第O路模擬量選通。

在時(shí)鐘脈沖信號0．1 ms過(guò)程中，FPGA順序通過(guò)0～7路模擬開(kāi)關(guān)，在每次選通時(shí)須判斷是否為第7路模擬量，若是則FPGA不再響應A／D反饋信號，而是等待0．1ms的時(shí)鐘脈沖信號到達再重新開(kāi)始工作。單片機用于與外部PC機通信，PC機查詢(xún)是否在雙端口RAM中有新數據，并經(jīng)接口電路讀人數據。其中雙口RAM具有2組獨立的數據、地址和控制總線(xiàn)，可對任何一個(gè)端口進(jìn)行獨立的操作。若未采用雙口RAM，FPGA采取中斷方式對CPU傳輸數據時(shí)，CPU就會(huì )停止當前工作而去處理外部請求，當處理完外部事件后再回到原來(lái)被中止處，繼續原來(lái)的工作，這樣會(huì )影響CPU的速度。因此引入雙口RAM存儲FPGA傳送來(lái)的數據，然后CPU再從雙口RAM中讀數，從而提高效率。本數據采集系統采用基于FPGA雙口RAM、單片機等實(shí)現數據運行處理和控制功能，使系統的通信和處理能力大大加強，保證了系統的實(shí)時(shí)性，可以靈活地通過(guò)多種方式控制數據讀寫(xiě)。

4 結束語(yǔ)

本文充分利用FPGA內部豐富的硬件資源和Verilog HDL語(yǔ)言的靈活性，在FPGA內實(shí)現了雙口RAM的基本功能，并通過(guò)設計一塊數據采集板介紹基于FPGA技術(shù)的雙口RAM的應用，該系統減小了設計電路的復雜性，增強了設計的靈活性和資源的可配置性。整個(gè)系統分工明確，構成合理，具有一定的應用價(jià)值。