基于A(yíng)RM＋FPGA的重構控制器設計

可重構技術(shù)是指利用可重用的軟硬件資源，根據不同的應用需求，靈活地改變自身體系結構的設計方法。常規SRAM工藝的FPGA都可以實(shí)現重構，利用硬件復用原理，本文設計的可重構控制器采用ARM核微控制器作為主控制器，以FPGA芯片作為協(xié)處理器配合主控制器工作。用戶(hù)事先根據需求設計出不同的配置方案，并存儲在重構控制器內部的存儲器中，上電后，重構控制器就可以按需求將不同設計方案分時(shí)定位到目標可編程器件內，同時(shí)保持其他部分電路功能正常，實(shí)現在系統靈活配置，提高系統工作效率。

1 SVF格式配置文件

很多嵌入式系統中都用到了FPGA／CPLD等可編程器件，在這些系統中利用SVF格式配置文件就可以方便地通過(guò)微控制器對可編程器件進(jìn)行重新配置。目前可編程芯片廠(chǎng)商的配套軟件都可以生成可編程器件的SVF格式配置文件，串行矢量格式(SVF)是一種用于說(shuō)明高層IEEE 1149.1(JTAG)總線(xiàn)操作的語(yǔ)法規范。SVF由Texas Instruments開(kāi)發(fā)，并已成為數據交換標準而被Teradyne，Tektronix等JTAG測試設備及軟件制造商采用。Xilinx的 FPGA以及配置PROM可通過(guò)JTAG接口中TAP控制器接收SVF格式的編程指令。由于SVF文件由ASCII語(yǔ)句構成，它要求較大的存儲空間，并且存儲效率很低，無(wú)法勝任嵌入式應用。為了在嵌入式系統中充分利用其有限的存儲空間，并不直接利用SVF文件對可編程器件進(jìn)行在系統編程，而是將SVF文件轉換成另一種存儲效率比較高的二進(jìn)制格式的文件，把它存儲在數據存儲器中。Xilinx公司提供用于創(chuàng )建器件編程文件的iMPACT工具，該工具隨附于標準Xilinx ISETM軟件內。iMPACT軟件能自動(dòng)讀取標準的BIT／MCS器件編程文件，并將其轉換為緊湊的二進(jìn)制XSVF格式。

本設計是基于“ARM處理器+FPGA”結構的重構控制器，重構控制器中的FPGA能夠根據ARM處理器傳送來(lái)的命令，對目標可編程器件 JTAG接口進(jìn)行控制，并負責解譯XSVF格式的配置文件信息，生成xilinx器件所用的編程指令、數據和控制信號(TMS，TDI，TCK序列)向目標可編程器件的JTAG TAP控制器提供所需的激勵，從而執行最初在XSVF文件內指定的編程和(可選的)測試操作。使目標可編程器件內的TAP狀態(tài)機進(jìn)行狀態(tài)轉換，將指令和數據掃描到FPGA內部邊界掃描電路指令寄存器和數據寄存器中。完成一次目標可編程器件配置，實(shí)現用戶(hù)此時(shí)所要求功能，在下一時(shí)段，可根據用戶(hù)新的要求，調用重構控制器內部存儲器中不同方案在系統重新配置目標可編程器件，這樣就實(shí)現了硬件復用，減少成本。

2邊界掃描(JTAG)原理

2.1 JTAG接口基本結構

JTAG(Joint Test，Action Group，聯(lián)合測試行動(dòng)小組)是一種國際標準測試協(xié)議(IEEE 1149.1兼容)，其工作原理是在器件內部定義一個(gè)測試訪(fǎng)問(wèn)端口(TestAccess Port，TAP)，通過(guò)專(zhuān)用的JTAG測試工具對內部節點(diǎn)進(jìn)行測試和調試。TAP是一個(gè)通用的端口，外部控制器通過(guò)TAP可以訪(fǎng)問(wèn)芯片提供的所有數據寄存器和指令寄存器?，F在JTAG接口還常用于芯片的在線(xiàn)配置(In-System Programmable，ISP)，對PLD，FLASH等器件進(jìn)行配置。JTAG允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，實(shí)現對各個(gè)器件分別測試和在系統配置。

JTAG主要由三部分構成：TAP控制器、指令寄存器和數據寄存器，如圖1所示。標準的JTAG接口有四組輸出線(xiàn)：TMS，TCK，TDI，TDO，以及1個(gè)可選信號TRST。

TCK：JTAG測試時(shí)鐘輸入，當TCK保持在零狀態(tài)時(shí)，測試邏輯狀態(tài)應保持不變；

TMS：測試模式選擇，控制JTAG狀態(tài)，如選擇寄存器、數據加載、測試結果輸出等，出現在TMS的信號在TCK的上升沿由測試邏輯采樣進(jìn)入TAP控制器；

TDI：測試數據輸入，測試數據在TCK的上升沿采樣進(jìn)入移位寄存器(SR)；

TDO：測試數據輸出，測試結果在TCK的下降沿從移位寄存器(SR)移出，輸出數據與輸入到TDI的數據應不出現倒置；

TRST：可選復位信號，低電平有效。

Xilinx器件接受使用JTAG TAP的編程指令和測試指令。在IEEE 1149.1的標準中，用于CPLD，FPGA以及配置PROM的常見(jiàn)指令有：旁路(BYPASS)指令，通過(guò)用1 b長(cháng)的BYPASS寄存器將TDI與TDO直接連接，繞過(guò)(即旁路)邊界掃描鏈中的某個(gè)器件；EXTEST指令，將器件I／O引腳與內部器件電路分離，以實(shí)現器件間的連接測試，它通過(guò)器件引腳應用測試值并捕獲結果；IDCODE指令，返回用于定義部件類(lèi)型、制造商和版本編號的32位硬件級別的識別碼； HIGHZ指令，使所有器件引腳懸置為高阻抗狀態(tài)；CFG_IN／CFG_OUT指令，允許訪(fǎng)問(wèn)配置和讀回所用的配置總線(xiàn)；JSTART，當啟動(dòng)時(shí)鐘= JTAGCLK時(shí)為啟動(dòng)時(shí)序提供時(shí)鐘。