基于A(yíng)RM＋FPGA的重構控制器設計

2.2 Tap狀態(tài)機時(shí)序介紹

JTAG邊界掃描測試由測試訪(fǎng)問(wèn)端口的TAP控制器管理。TMS，TRST和TCK引腳管理TAP控制器的操作，TDI和TDO位數據寄存器提供串行通道。TDI也為指令寄存器提供數據，然后為數據寄存器產(chǎn)生控制邏輯。對于選擇寄存器、裝載數據、檢測和將結果移出的控制信號，由測試時(shí)鐘 (TCK)和測試模式(TMS)選擇兩個(gè)信號控制。測試復位信號(TRST，一般以低電平有效)一般作為可選的第五個(gè)端口信號。

如圖2所示，所有基于JTAG的操作都必須同步于JTAG時(shí)鐘信號TCK。所有測試邏輯的變化(例如指令寄存器，數據寄存器等)必須出現在 TCK的上升沿或下降沿。關(guān)鍵時(shí)序關(guān)系是：TMS和TDI采樣于TCK的上升邊沿，一個(gè)新的TDO值將于TCK下降邊沿后出現，因此一般情況下JTAG的時(shí)鐘不會(huì )太高。

圖3表示了IEEE 1149.1標準定義的TAP控制器的狀態(tài)圖，TAP控制器是16個(gè)狀態(tài)的有限狀態(tài)機，為JTAG接口提供控制邏輯。TAP狀態(tài)轉移如圖3所示，箭頭上的 1或0，表示TMS在TCK上升沿的值(高電平TMS=1，低電平TMS=0)，同步時(shí)鐘TCK上升沿時(shí)刻TMS的狀態(tài)決定狀態(tài)轉移過(guò)程。對于TDI端輸入到器件的配置數據有兩個(gè)狀態(tài)變化路徑：一個(gè)用于移指令到指令寄存器中，另一個(gè)用于移數據到有效的數據寄存器，該寄存器的值由當前執行的JTAG指令決定。當TAP控制器處于指令寄存器移位(SHIFT-IR)狀態(tài)時(shí)，對于每一個(gè)TCK的上升沿，連接在TDI和TDO之間的指令寄存器組中的移位寄存器向串行輸出方向移一位。

當TMS保持為高電平時(shí)，在TCK的上升沿TAP控制器進(jìn)入到“EXIT1-IR”狀態(tài)；當TMS為低電平時(shí)，TAP控制器保持在“指令寄存器移位”狀態(tài)。