基于Xtensa可配置處理器技術(shù)的視頻加速引擎開(kāi)發(fā)技術(shù)
加入技術(shù)交流群
掌上多媒體設備的增長(cháng)極大地改變了終端多媒體芯片供應商對產(chǎn)品的定位需求。這些芯片提供商的IC設計目標不再僅僅針對一兩種多媒體編解碼器。消費者希望他們的移動(dòng)設備能夠利用不同的設備來(lái)播放媒體，能夠采用不同的標準進(jìn)行編碼，并能夠從不同的設備來(lái)下載或者接收媒體數據。視頻譯碼器和編碼器引擎必須滿(mǎn)足多種需求，并具有面積和功耗優(yōu)勢。
本文引用地址：http://dyxdggzs.com/article/148291.htm上一代視頻ASIC的設計主要對MPEG-2進(jìn)行編碼和譯碼，因為這是DVD標準。有些視頻ASIC還支持MPEG-1，用于VCD(視頻CD)播放。在多數情況下，MPEG-2編碼器和譯碼器都采用RTL設計方法。一個(gè)典型MPEG-2視頻ASIC體系結構如圖1所示，其中包括由各個(gè)RTL模塊構成的視頻子系統、主控制器和片上存儲器。
圖1 MPEG-2視頻ASIC體系結構
采用硬線(xiàn)RTL體系結構支持多種視頻標準，然而，這也意味著(zhù)每個(gè)視頻標準都需要一個(gè)專(zhuān)用的RTL模塊來(lái)實(shí)現。采用硬線(xiàn)RTL模塊實(shí)現一個(gè)多種標準的視頻加速引擎具有一定的局限性。無(wú)論是實(shí)現一個(gè)新的視頻標準、更新已有的標準還是消除其中的故障都需要重新進(jìn)行芯片加工。
可編程處理器能夠滿(mǎn)足多種視頻標準的靈活性要求。與RTL模塊設計方法相比，可編程處理器具有如下幾個(gè)優(yōu)勢：一是易于將編解碼器與處理器接口;二是滿(mǎn)足新的視頻標準要求、更新現有編解碼器或者采用軟件方法在芯片投片后也可以修改故障;三是可以采用軟件更新的方法很容易地提高視頻編解碼器的性能。
然而，傳統的32位處理器存在性能瓶頸，因為它們是面向通用代碼設計的，而不是面向視頻加速引擎設計的。嵌入式DSP也并非專(zhuān)門(mén)為視頻量身定做的，而是包括硬件功能部件、指令和接口，專(zhuān)門(mén)應用于通用DSP領(lǐng)域。因此，為了在傳統RISC和DSP處理器上實(shí)現視頻編解碼器，就必須使這些處理器運行在很高的速度(Mhz)上，需要大量的存儲器空間，因此需要很大的功耗，不適合便攜式應用。
通過(guò)研究一個(gè)視頻內核程序所需要的計算量，即可一目了然。比如，一個(gè)絕對差值累加運算SAD，該運算是大部分視頻編碼算法中運動(dòng)估計一步常采用的方法。SAD算法將會(huì )在相鄰兩個(gè)連續視頻幀中找出宏塊的運動(dòng)情況，為此，需要計算兩個(gè)宏塊中每一組對應的像素值之間絕對差值的累加和。
下面C代碼給出了SAD核心算法的簡(jiǎn)單實(shí)現：
for (row = 0; row numrows; row++) {
for (col = 0; col numcols; col++) {
accum += abs(macroblk1[row][col] - macroblk2[row][col]);
} /* column loop */
} /* row loop */
SAD核心算法的基本計算方法如圖2所示。正像圖中所示的那樣，SAD核心算法首先執行減法操作，然后取絕對值，最后對前面的結果進(jìn)行累加。
圖2 差值絕對值累加(SAD)主要計算方法
在一個(gè)RISC處理器上計算一個(gè)由兩個(gè)16x16宏塊組成的SAD運算需要256次減法運算、256次絕對值運算和256次累加運算，共需要768次算術(shù)運算，這還不包括因數據轉移需要的取數和存數操作。由于這需要對每一幀的所有宏塊進(jìn)行操作，因此，隨著(zhù)分辨率的提高引起視頻幀增加，使得計算成本極度昂貴。
事實(shí)上，對于一個(gè)一般的通用RISC處理器而言(包括一些DSP指令，如乘法指令和乘累加指令)，執行一個(gè)H.264基準譯碼算法需要250 MHz的性能(CIF分辨率)，而執行一個(gè)H.264基準編碼算法則需要超過(guò)1 GHz的性能(CIF分辨率)。完成上述運算，僅處理器內核就需要500mW的功耗，更不要說(shuō)由訪(fǎng)存和視頻SOC的其它部件所用的功耗。
3、可配置處理器方法
在一個(gè)處理器上實(shí)現SAD核心算法的一個(gè)更加有效的途徑是建立 “減法-絕對值-加法”專(zhuān)用指令。這將大大降低算術(shù)運算的開(kāi)銷(xiāo)，對一個(gè)16x16宏塊而言，運算次數將從768次降為256次。而且，由于采用一個(gè)功能部件就可以實(shí)現多個(gè)簡(jiǎn)單算術(shù)運算的融合操作，因此上面的運算只需一個(gè)指令周期就可以完成，這相當于原來(lái)的256個(gè)周期。 用戶(hù)不能往一個(gè)標準的32位RISC處理器中添加指令，但是，完全可以往一個(gè)可配置處理器中添加專(zhuān)用指令?？?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/配置">配置處理器允許設計人員從可配置選項菜單中選擇相關(guān)配置命令來(lái)擴展處理器功能，包括增加專(zhuān)用指令、寄存器文件和接口等。
下面是現代可配置處理器(例如Tensilica公司的 Xtensa處理器)提供的配置和擴展選項，這對于傳統的固定模式處理器而言是做不到的。
(i) 配置選項：選項菜單包括下面幾項：
a. 設計人員需要或者不需要的指令。例如，16x16的乘法或者乘累加、移位、浮點(diǎn)指令等等。
b. 零開(kāi)銷(xiāo)循環(huán)、五級或者七級流水線(xiàn)、局部數據加載或者存儲部件個(gè)數等。
c. 是否需要存儲器保護、存儲器地址轉換或者存儲器管理部件(MMU)
d. 包含或者不包含系統總線(xiàn)接口
e. 系統總線(xiàn)寬度和局部存儲器接口寬度
f. 局部(緊密耦合)存儲器大小和數量。
g. 中斷數量及中斷類(lèi)型和中斷優(yōu)先級。
(ii) 擴展選項：增加設計人員自己定義的功能部件，包括：
a. 寄存器和寄存器文件。
b. 多周期、仲裁復雜指令功能部件。
c. 單指令流多數據流SIMD功能部件。
d. 將單發(fā)射處理器變?yōu)槎喟l(fā)射處理器。
e. 用戶(hù)定制接口，可以直接對數據通路進(jìn)行讀寫(xiě)操作，例如，類(lèi)似GPIO(通用輸入/輸出)引腳的處理器內核端口或者引腳，用于擴展先進(jìn)先出FIFO隊列的隊列接口(可以與其它邏輯或者處理器內核進(jìn)行接口)。
配置選項的好處是讓設計人員通過(guò)僅選擇與其應用有關(guān)的選項，就可以構建一個(gè)規模適度的處理器，并能夠滿(mǎn)足其特定應用。擴展選項的好處是讓設計人員根據應用定制處理器，包括建立專(zhuān)用指令、寄存器文件、功能部件和相關(guān)接口，用于加速系統應用算法的執行。
評論