為多處理器系統選擇最佳設計方案

過(guò)去開(kāi)發(fā)一個(gè)多處理器應用，可能只需要寫(xiě)下那些要求，核對一下那些大型DSP供應商所供應的器件的規格，然后選擇最好的芯片就可以了。但時(shí)代已經(jīng)變了，今天的工程師們有了更多的選擇。大型FPGA供應商改進(jìn)了他們的信號處理產(chǎn)品，而選擇最佳方案則變得復雜。

在本文中，我們將探討一下多處理器系統有什么可以利用的，以及如何在DSP、FPGA或者二者的混合方案之間作出最好的選擇。我們將分別簡(jiǎn)單地討論這兩種芯片，但將主要內容更多地集中在系統級因素上。

對于高性能信號處理應用，當然還有除DSP和FPGA之外的其它選擇。ASIC和ASSP都能很好地適用于某個(gè)特定的信號處理應用，但僅限于在大規模應用中，否則它們的高成本都會(huì )讓它們無(wú)法成為優(yōu)選。

已獲認可的DSP方案

自從20世紀80年代被發(fā)明以來(lái)，DSP一直以合理的功耗和價(jià)格提供著(zhù)優(yōu)越的性能。對于很多基于不斷快速改變的新興標準的應用來(lái)說(shuō)，DSP都很有吸引力。由于DSP算法可以很容易地以C語(yǔ)言等簡(jiǎn)單語(yǔ)言來(lái)執行，就能在標準發(fā)生變化時(shí)更容易地對代碼進(jìn)行更新來(lái)反映這種變化。

另外，很多用于最新無(wú)線(xiàn)標準等應用領(lǐng)域的信號處理算法的復雜本性，使之更適合利用DSP來(lái)執行：一個(gè)DSP設備可以通過(guò)呼叫一個(gè)不同的軟件程序來(lái)更容易地改變處理算法。盡管現在的FPGA可以快速重配，但要在繼續處理數據的情況下動(dòng)態(tài)地實(shí)現這一點(diǎn)，則是非常復雜且很有挑戰性的。

DSP在功耗方面也在不斷改進(jìn)。在手持設備市場(chǎng)的需求驅動(dòng)下，一些下一代高性能DSP結合了功耗管理技術(shù)。這可以讓整個(gè)系統的功耗在低數據量時(shí)得到降低，或者用來(lái)阻止過(guò)熱。一個(gè)功耗和溫度敏感型FPGA配置也能以相似的方式來(lái)管理其時(shí)鐘域，但需要更多的開(kāi)發(fā)工作。

但是，DSP并不特別適合并行處理：有些并行處理任務(wù)可能只需要一個(gè)FPGA，卻會(huì )需要多個(gè)DSP。比如，在無(wú)線(xiàn)基帶領(lǐng)域，對于WiMAX直角頻分多路存取(OFDMA)通道的處理來(lái)說(shuō)，一個(gè)純DSP方案在所能處理的帶寬和通道數量上無(wú)法匹敵一個(gè)FPGA方案。因此DSP方案就會(huì )產(chǎn)生過(guò)高的成本和功耗。

靈活的FPGA方案

FPGA相比于DSP有一個(gè)很大的優(yōu)勢：在并行應用中的效率-這是通過(guò)采用多個(gè)并行處理區塊來(lái)實(shí)現的。FPGA擁有能讓嵌入式系統設計者將設備和應用實(shí)現最完美匹配的靈活性，并能以每通道較低的成本達到最高的數據吞吐量。

FPGA雖然具有很高靈活性，但相比于硬接線(xiàn)式架構，它的門(mén)極數量和非優(yōu)化型方案的硅面積增加，因而在功耗上產(chǎn)生了額外的成本。但是，65納米技術(shù)和性能相當的ASIC技術(shù)在量產(chǎn)中的應用，讓FPGA不僅能在實(shí)驗室環(huán)境中降低功耗，還能在量產(chǎn)中也將功耗進(jìn)一步降低。

盡管芯片層的功耗更高，但FPGA的通道平均功耗可以比DSP的低很多。DSP一般功耗只有3～4W，而FPGA的功耗為7～10W，但FPGA能處理相當于DSP的十倍的通道密度。

近幾年來(lái)，人們對DSP優(yōu)勢的推崇已經(jīng)轉變成為將FPGA和DSP技術(shù)結合起來(lái)，比如Xilnx Virtex-5 SXT系列產(chǎn)品。這讓FPGA能夠結合DSP算法處理，執行原本非并行的任務(wù)。這樣的“基于DSP”的FPGA在某些信號處理應用中已經(jīng)顯示出了巨大的吞吐量?jì)?yōu)勢，這一點(diǎn)通過(guò)其在高端處理市場(chǎng)的成功就得到了很好的反映。但是，FPGA一般不適合處理連續有條件型數據流。

編程FPGA仍然很難，一般需要一種偏向硬件的語(yǔ)言，例如Verilog或VHDL。FPGA方案的代碼會(huì )比DSP方案長(cháng)出數倍，這樣會(huì )增加開(kāi)發(fā)成本，并延長(cháng)上市時(shí)間。

基于C語(yǔ)言的合成工具還沒(méi)有實(shí)現C編碼式處理器方案的易用性和高性能。高級合成工具例如Simulink區塊圖合成目前還沒(méi)有得到廣泛應用，而老的FPGA合成方法仍然延續著(zhù)，尤其是當需要最大性能時(shí)。

混合多處理器系統

從一個(gè)設計工程師的角度來(lái)講，FPGA和DSP的同步開(kāi)發(fā)讓他們能夠找到用于信號處理應用的更新更好的方案。關(guān)于FPGA和DSP哪個(gè)更好的問(wèn)題并沒(méi)有一個(gè)簡(jiǎn)單的答案，而對于很多應用來(lái)說(shuō)一個(gè)混合式系統才是最好的選擇。這個(gè)系統結合了兩種技術(shù)來(lái)提供一個(gè)方案，而這樣的方案要比二者單純相加要更好一些。

圖1展示了一個(gè)標準的刀片子系統，其中包括了4顆TI公司的DSP和1顆Xilinx的FPGA。除了在DSP和FPGA之間采用EMIF連接來(lái)實(shí)現最小過(guò)空的協(xié)處理，這個(gè)子系統還帶有一個(gè)全Serial RapidIO (SRIO)架構，使其能夠用于無(wú)線(xiàn)電數據發(fā)送，并可用作卡上和卡外兩個(gè)設備間的一個(gè)低延遲直接內存存取。

圖1：DSP/FPGA模塊(AMC-D4F1)架構圖

先進(jìn)夾層卡(AMC)外形的可升級性貫穿了整個(gè)基架，尤其是當系統以SRIO作為主要數據傳輸接口而構建的時(shí)候。在先進(jìn)電信運算架構 (ATCA) 或MicroTCA基架系統中，集成者都可以選擇混合并匹配以DSP為中心的刀片和以FPGA為中心的刀片，來(lái)實(shí)現恰當的技術(shù)平衡。

為了開(kāi)發(fā)高效的混合系統，SRIP等協(xié)議以及AMC等標準讓設計者和集成者可以在刀片和系統兩個(gè)層面上把握平衡。圖2就展示了一個(gè)典型的混合系統。

圖2：采用RapidFET系統管理和分析軟件的SRIO系統軟件解析圖.

圖中可以看到終點(diǎn)和轉接點(diǎn)的結合。這個(gè)系統包含了CommAgility AMC-D4F1卡等各種卡。

在CommAgility，我們的目的是通過(guò)提供一套包含了多個(gè)FPGA或DSP的AdvancedMC來(lái)確保設計者能夠開(kāi)放選擇。這包括AMC-D4F1 (帶有4個(gè)TI的TMS320C6455 DSP和1個(gè)Xilinx的Virtex-4 FX系列FPGA)和AMC-D1F3(提供了1個(gè)DSP和3個(gè)FPGA)。這讓開(kāi)發(fā)人員可以根據其整體處理要求、應用開(kāi)發(fā)和優(yōu)化階段以及有關(guān)DSP和FPGA的現有代碼庫的經(jīng)驗，來(lái)改變所用的技術(shù)。

將SRIO用到卡上和基架中讓各種元器件可以放到一起;AMC-D4F1利用了兩個(gè)4倍SRIO接口，提供了兩個(gè)高速的10Gbps鏈路，在MicroTCA，即將批準的AMC.4規格將成為系統jigsaw中的最后一個(gè)部分，盡管它并沒(méi)能阻止目前已經(jīng)非常流行的SRIO AMC生態(tài)系統。目前已經(jīng)有多家廠(chǎng)商在提供SRIO支持，既支持MicroTCA網(wǎng)絡(luò )中心運供應商，還支持控制和信號處理AMC卡。