Xilinx首個(gè)ASIC級UltraScale可編程架構-常見(jiàn)問(wèn)題

　　1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品?
　　賽靈思宣布20nm兩項新的行業(yè)第一，延續28nm工藝節點(diǎn)上一系列業(yè)界創(chuàng )新優(yōu)勢：

　　· 賽靈思宣布開(kāi)始投片半導體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All Programmable器件。
　　· 賽靈思新的20nm器件采用了行業(yè)首款ASIC級可編程架構——UltraScale™架構。

　　2. 賽靈思提出的在28nm工藝上“領(lǐng)先一代”指的是什么意思?
　　對于28nm工藝，賽靈思并不是簡(jiǎn)單地將傳統FPGA移植到新的工藝節點(diǎn)上，而是設計出了大量FPGA創(chuàng )新技術(shù)并率先推出了業(yè)界首款商用All Programmable 3D IC與SoC。這代器件產(chǎn)品已被數百家用戶(hù)的終端應用所采用。賽靈思在突破性技術(shù)的推出與客戶(hù)推廣方面一直領(lǐng)先于競爭對手多年，并因此而受益。

　　3. 賽靈思提出的“繼續領(lǐng)先一代”是指什么?
　　憑借UltraScale架構的推出，我們將繼續保持在28nm工藝上多年領(lǐng)先競爭對手的優(yōu)勢。通過(guò)結合臺積電的尖端技術(shù)并與Vivado®設計套件實(shí)現協(xié)同優(yōu)化，賽靈思的UltraScale架構可以提供1.5倍至2倍的系統級性能和集成度。

　　4. 什么是UltraScale架構?
　　UltraScale架構在完全可編程架構中應用尖端的ASIC技術(shù)，能從20nm平面FET擴展至16nm 鰭式FET甚至更先進(jìn)的技術(shù)，并可從單芯片電路擴展為3D IC。UltraScale架構不僅可以解決系統總吞吐量擴展和時(shí)延方面的局限性，而且還能直接突破高級節點(diǎn)上的頭號系統性能瓶頸，即互連問(wèn)題。

　　5. ASIC級UltraScale架構能為賽靈思FPGA、3D IC和SoC帶來(lái)哪些優(yōu)勢?
　　該架構在布線(xiàn)、類(lèi)似ASIC的時(shí)鐘分布、增加CLB邏輯、控制集功能以及關(guān)鍵路徑優(yōu)化方面具有明顯的優(yōu)勢。這些增強功能可以滿(mǎn)足客戶(hù)更高性能設計在海量數據流、I/O帶寬以及實(shí)時(shí)數據包、 DSP和圖像處理等方面的要求。UltraScale架構創(chuàng )新技術(shù)與Vivado設計套件結合使用，將在不降低性能的前提下實(shí)現90%以上的器件利用率。

　　首批Kintex^®和Virtex^® UltraScale器件的推出將進(jìn)一步擴展賽靈思的All Programmable產(chǎn)品系列。

　　6. UltraScale架構的目標應用是什么?
　　基于UltraScale架構的FPGA將支持新一代智能系統，滿(mǎn)足其新的高性能架構要求，這些應用包括：

　　· 帶智能包處理和流量管理功能的400G OTN
　　· 帶智能波束形成功能的4X4混合模式LTE和WCDMA無(wú)線(xiàn)電
　　· 帶智能圖像增強與識別功能的4K2K和8K顯示屏
　　· 用于智能監視與偵查(ISR)的最高性能系統
　　· 數據中心使用的高性能計算應用
　　· 賽靈思網(wǎng)站Xilinx.com上列出的其它應用

　　7. UltraScale器件如何對已有的賽靈思產(chǎn)品組合進(jìn)行補充?
　　7系列和Zynq-7000 All Programmable系列在系統性能、能效和成本效率方面都占據行業(yè)領(lǐng)先地位。對于很多應用來(lái)說(shuō)，賽靈思28nm產(chǎn)品在未來(lái)數年內都將成為客戶(hù)的最佳解決方案。為了支持更快更智能網(wǎng)絡(luò )以及智能視覺(jué)和智能設備不斷增長(cháng)的大趨勢， 將會(huì )涌現出一批需要海量數據流的應用，而且其所要求的性能只有通過(guò)賽靈思UltraScale架構才能實(shí)現。

　　8. 與Vivado設計套件進(jìn)行協(xié)同優(yōu)化的好處是什么?
　　在引領(lǐng)28nm技術(shù)的四年中，賽靈思開(kāi)發(fā)出了全新一代設計環(huán)境與工具套件，即Vivado設計套件。在20nm和16nm工藝技術(shù)方面，賽靈思繼續將FPGA、SoC和3D IC與新一代Vivado設計套件實(shí)現協(xié)同優(yōu)化。設計人員通過(guò)工具、器件和IP的同步構建與優(yōu)化，可在挖掘芯片最大價(jià)值和性能的同時(shí)縮短設計與實(shí)現流程。

　　9. UltraScale架構如何應對海量數據流挑戰?
　　· 時(shí)鐘
　　UltraScale架構通過(guò)解決時(shí)鐘歪斜、大量總線(xiàn)布局以及系統功耗管理等相基礎問(wèn)題，實(shí)現極高的新一代系統速率，有效應對海量數據流挑戰。憑借UltraScale類(lèi)似于A(yíng)SIC的多區域時(shí)鐘功能，設計人員可以將系統級時(shí)鐘放置在最佳位置(幾乎可以是芯片上的任何位置)，使系統級時(shí)鐘歪斜大幅降低達50%。

　　· 布線(xiàn)
　　UltraScale新一代互連架構與Vivado軟件工具進(jìn)行了協(xié)同優(yōu)化，在可編程邏輯布線(xiàn)方面取得了真正的突破發(fā)。賽靈思將精力重點(diǎn)放在了解和滿(mǎn)足新一代應用對于海量數據流、多Gb智能包處理、多Tb吞吐量以及低時(shí)延方面的要求。通過(guò)分析我們得出一個(gè)結論，那就是在這些數據速率下，互連問(wèn)題已成為影響系統性能的頭號瓶頸。UltraScale布線(xiàn)架構從根本上完全消除了布線(xiàn)擁塞問(wèn)題。結論很簡(jiǎn)單：只要設計合適，布局布線(xiàn)就沒(méi)有問(wèn)題。

　　· 功耗
　　每代All Programmable邏輯器件系列都能顯著(zhù)降低系統級功耗，UltraScale架構正是建立在這一傳統優(yōu)勢之上。低功耗半導體工藝以及通過(guò)芯片與軟件技術(shù)實(shí)現的寬范圍靜態(tài)與動(dòng)態(tài)電源門(mén)控，可將系統總功耗降低至賽靈思行業(yè)領(lǐng)先的7系列FPGA(業(yè)界最低功耗的All Programmable器件)的一半。

　　10. 賽靈思的堆疊硅片互連技術(shù)(SSIT)帶給UltraScale 3D IC的附加優(yōu)勢是什么?
　　Virtex^® UltraScale和Kintex^® UltraScale系列產(chǎn)品中的連接功能資源數量以及第二代FPGA與3D IC架構中的芯片間帶寬都實(shí)現了階梯式增長(cháng)。布線(xiàn)與帶寬以及最新3D IC寬存儲器優(yōu)化接口容量的大幅增加，能確保新一代應用以極高的器件利用率實(shí)現目標性能。

　　11. 何時(shí)推出基于UltraScale架構的FPGA?
　　支持UltraScale架構FPGA的Vivado設計套件早期評估beta版已于2013年1季度向客戶(hù)發(fā)布。首批UltraScale器件將于2013年4季度推出。

　　12. 16nm產(chǎn)品何時(shí)推出?
　　隨著(zhù)臺積電加快開(kāi)發(fā)進(jìn)度，計劃將于2013年晚些時(shí)候提供16nm FinFET測試芯片，并在2014年推出首批產(chǎn)品。

　　13. 為什么賽靈思使用 “UltraScale”，而不是沿用8系列命名規則?
　　UltraScale架構代表了PLD行業(yè)的轉折點(diǎn)。采用新工藝節點(diǎn)制造的產(chǎn)品將延伸賽靈思的整體產(chǎn)品系列。對于PLD市場(chǎng)，系列編號的增加過(guò)去常常代表要向下一個(gè)技術(shù)節點(diǎn)遷移。UltraScale架構跨越多個(gè)技術(shù)節點(diǎn)?；赨ltraScale架構的器件與7系列器件將會(huì )并存。

　　14. Artix、Kintex和Virtex產(chǎn)品名稱(chēng)會(huì )受到怎樣的影響?
　　FPGA系列的名稱(chēng)將繼續在UltraScale或以后的技術(shù)中沿用。Artix^®-7、Kintex-7和Virtex-7 FPGA系列的命名會(huì )保持不變。對于20nm和16nm工藝，相應的器件命名方式為Kintex UltraScale和Virtex UltraScale。