Altera推出Quartus II軟件v13.0

　　Altera公司日前宣布推出Quartus^® II軟件13.0版，這一軟件實(shí)現了性能最好的FPGA和SoC，提高了設計人員的效能。28 nm FPGA和SoC用戶(hù)的編譯時(shí)間將平均縮短25%。與以前的軟件版本相比，該版本可以將面向高端28 nm Stratix^® V FPGA的，最難收斂的設計編譯時(shí)間平均縮短50%。Quartus II軟件v13.0支持面向Stratix V FPGA的設計，實(shí)現業(yè)界所有FPGA中最快的Fmax，比最相近競爭產(chǎn)品有兩個(gè)速率等級優(yōu)勢。

　　這一版本還增強了包括基于C的開(kāi)發(fā)套件、基于系統/IP以及基于模型的高級設計流程：

　　· OpenCL的SDK為沒(méi)有FPGA設計經(jīng)驗的軟件編程人員打開(kāi)了強大的并行FPGA加速設計新世界。從代碼到硬件實(shí)現，OpenCL并行編程模型提供了最快的方法。與其他硬件體系結構相比， FPGA的軟件編程人員以極低的功耗實(shí)現了很高的性能。請參考今天的新聞發(fā)布，了解面向OpenCL的SDK的詳細信息，以及關(guān)于Altera最近發(fā)布的面向OpenCL的電路板合作伙伴計劃的詳細信息。

　　· Qsys系統集成工具提供對基于A(yíng)RM^®的Cyclone^® V SoC的擴展支持?，F在，Qsys可以在FPGA架構中生成業(yè)界標準AMBA^® AHB和APB總線(xiàn)接口。而且，這些接口符合ARM的TrustZone^®要求，支持客戶(hù)在安全的關(guān)鍵系統資源和其他非安全系統資源之間劃分整個(gè)基于SoC-FPGA的系統。

　　· DSP Builder設計工具支持系統開(kāi)發(fā)人員在DSP設計中高效的實(shí)現高性能定點(diǎn)和浮點(diǎn)算法。新特性包括更多的math.h函數，提高了精度，增強了取整參數，為定點(diǎn)和浮點(diǎn)FFT提供可參數賦值的FFT模塊，還有更高效的折疊功能，提高了資源共享能力。