<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 新品快遞 > XILINX 推出ISE 8.2i

XILINX 推出ISE 8.2i

——
作者: 時(shí)間:2006-07-09 來(lái)源:21ic.com 收藏
 賽靈思公司 (XILINX ) 今天宣布推出集成軟件環(huán)境 (ISE™) 工具套件 8.2i 版本,這是其廣泛應用的設計解決方案的最新版本,現可支持該公司最新系列 65nm Virtex™-5 領(lǐng)域優(yōu)化 FPGA。利用 Virtex-5 ExpressFabric™ 技術(shù)的高性能特性,ISE 8.2i 設計環(huán)境可實(shí)現比前一代 FPGA  快  30%  的性能。該最新版本還具有一種獨特的集成時(shí)序收斂環(huán)境和新的生產(chǎn)率增強特性,以完全發(fā)揮  Virtex-5 器件的性能和功耗優(yōu)勢。 
    
    “滿(mǎn)足時(shí)間預算的能力是今天設計者們面臨的頭號生產(chǎn)率問(wèn)題。隨著(zhù)Virtex FPGA越來(lái)越多地出現在復雜系統的核心,設計工具幫助設計者實(shí)現積極的性能目標并減少設計周期的時(shí)間,”賽靈思公司設計軟件部副總裁 Bruce Talley說(shuō)?!敖柚?nbsp;ISE 8.2i 實(shí)現支持和我們的新型交互式時(shí)序收斂環(huán)境,Virtex-5 系列的高級特性和性能可以得到快速和高效地利用?!?nbsp; 
    
    “Mercury 公司已經(jīng)在使用 ISE 8.2i 的試用版本為賽靈思 Virtex-5 器件芯片創(chuàng )建位流。雖然是試用版本,但也已證明具有較高的質(zhì)量。新工具利用 Virtex-5 硬件特性來(lái)提高 FPGA 編程者的生產(chǎn)率,以較少的努力獲得高性能越來(lái)越容易,”Mercury Computer System 公司首席技術(shù)官 Craig Lund 說(shuō)。 

    ISE 8.2i 設計套件的豐富特性集使面向 Virtex-5 器件的設計者們能夠以更大的確定性滿(mǎn)足性能目標,和以更少的時(shí)間達到設計收斂。 

•    性能:基于隨 ISE 8.1i 首次引入的獨有的 ISE Fmax™ 技術(shù),達到業(yè)界最快的邏輯性能。新設計套件具有下一代物理綜合能力,可對 Virtex-5 設計進(jìn)行布線(xiàn)前和布線(xiàn)后優(yōu)化。對新的 ExpressFabric 技術(shù)的增強布線(xiàn)支持,減少了邏輯層次和信號延遲,并可更高效地壓縮設計。  

•    生產(chǎn)率:提供一種改進(jìn)的時(shí)序收斂環(huán)境,為邏輯和物理設計域提供更緊密的關(guān)聯(lián)。約束項、時(shí)序分析、布局規劃和實(shí)現報告之間的自動(dòng)交叉探測功能,為布線(xiàn)和調試設計提供了更大的可視性和更高效的方法。將 Xplorer 集成到 8.2i 設計流程中,為設計者提供了自動(dòng)探索各種設置和約束的能力,從而大大提高用戶(hù)的設計的性能。ISE 8.2i 對器件型號和引腳分配以及 Virtex-5 FPGA 中第二代稀疏鋸齒 (SparseChevron) 技術(shù)的支持,極大地簡(jiǎn)化了 PCB 設計。  

•    功耗:基于大量的 Virtex-5 器件特性,新型 Xpower™ Estimator 工具確保了準確的功耗估計,從而允許設計者預先規劃功耗預算。 


     與 ISE 8.2i 設計套件相配合,還發(fā)布了 ChipScope Pro™ 8.2 調試與驗證軟件。作為一個(gè)插件,ChipScope Pro 8.2 解決方案可縮短驗證周期達 50%。此外還包括最新版的 ChipScope Pro Serial IO Toolkit 工具套件,可簡(jiǎn)化 Virtex-4 FX FPGA 高速串行 IO 設計的調試工作。 

    ISE 軟件通過(guò)直觀(guān)、涵蓋前端至后端的設計環(huán)境,為全世界超過(guò) 300,000 用戶(hù)提供可編程邏輯設計解決方案,適用于所有賽靈思產(chǎn)品系列,包括Virtex-4 和 Virtex-5 平臺 FPGA、Spartan™ 第 3 代 FPGA 和 CoolRunner™-II CPLD。ISE 8.2i 軟件包的所有版本均支持 Windows® 2000 和 Windows XP 以及Linux® Red Hat® Enterprise 3.0。ISE Foundation 還支持Solaris® 2.8和2.9。  
   
    ISE 8.2i Foundation 和 ChipScope Pro 8.2 配置可立即供貨,售價(jià)為 695 美元到 2495 美元??蓮馁愳`思網(wǎng)站免費下載全功能 60 天評估版本。 


關(guān)鍵詞: 單片機 嵌入式系統

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>