Cadence攜手ARM創(chuàng )新“錦囊”以加速基于A(yíng)RM處理器設計驗證閉合

　Cadence設計系統有限公司和ARM發(fā)布了面向ARM®技術(shù)的Cadence® Functional Verification Kit （功能驗證

錦囊）， 為設計團隊在驗證基于A(yíng)RM處理器的設計過(guò)程中提供低風(fēng)險的驗證閉合途徑。 這一“錦囊”覆蓋了從架構驗證到軟/硬件系統驗證的驗證流程，并都能與與Cadence經(jīng)過(guò)驗證的Incisive® Plan-to-Closure方法學(xué)緊密結合， 從而使諸如無(wú)線(xiàn)以及個(gè)人數字娛樂(lè )等領(lǐng)域的設計者在驗證流程中獲得更高的團隊生產(chǎn)力和設計品質(zhì)，以及更好的可預測性。  　　  
　　Cadence的這一“錦囊”包括在Cadence Incisive 平臺之上專(zhuān)為基于A(yíng)RM處理器設計而量身定做的模塊、芯片、系統級的流程和驗證方法學(xué)，Cadence應用咨詢(xún)服務(wù)，用以演示這些方法學(xué)的基于A(yíng)RM926™ 處理器的參考設計以及一整套經(jīng)過(guò)ARM 技術(shù)認證的AMBA驗證IP（VIP）。此VIP包括可復用的驗證計劃，AMBA 兼容指標、先進(jìn)的測試環(huán)境、 形式和加速的協(xié)議斷言、加速的事件轉換器、周期精度的ARM處理器模型和ARM硬件仿真用的 LogicTiles。 　　  

　　“NeoMagic 的MiMagic Application Processor系列能夠在極低功耗的情況下為手持設備提供強大的多媒體性能。隨著(zhù)我們給基于A(yíng)RM處理器的SoC設計添加更多功能并提升性能，我們所面臨的驗證挑戰大大增加?！?nbsp;NeoMagic的VLSI設計與技術(shù)副總監Dr. Sudhir Chandratreya指出，“我們的團隊在采用Cadence驗證自動(dòng)化解決方案來(lái)驗證我們的SoC設計方面一直很成功。ARM和Cadence此次合作推出ARM功能驗證錦囊用以簡(jiǎn)化AMBA兼容和驗證閉合的實(shí)現是一個(gè)廣受歡迎的重要舉措?！?nbsp;　　      

　　AMBA方法學(xué)是Cadence錦囊的一個(gè)組成部分，也是廣泛采用的、開(kāi)放的SoC內部互連規范。Cadence 基于A(yíng)MBA 方法學(xué)的 Incisive 驗證IP（VIP）已經(jīng)獲得了ARM的AMBA 3 AXI™ Assured certification和 AMBA 2 AHB compliance證書(shū)。這確保VIP正確地執行這些規范以及ARM eXtensible Verification Component (XVC)模擬界面。此外，Cadence的AXI 和AHB 可執行驗證計劃 (vPlan)被證明可以為客戶(hù)提供AMBA 兼容。   

　　面向ARM技術(shù)的Cadence功能驗證錦囊進(jìn)一步強化了Cadence通過(guò)“錦囊”應對復雜電子設計挑戰的戰略。 　　  

　　更多關(guān)于Cadence 的ARM功能驗證錦囊的信息，敬請瀏覽公司網(wǎng)站 http://www.cadence.com/products/kits/.