<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 市場(chǎng)分析 > 探秘Altera 2012變革所在

探秘Altera 2012變革所在

作者: 時(shí)間:2013-01-27 來(lái)源: 收藏

  近年來(lái),半導體技術(shù)發(fā)展迅速,依照摩爾定律每18個(gè)月就會(huì )出現新工藝節點(diǎn),其晶體管密度更高,速率更快,而功耗更低。當前,在28 nm,芯片容量足以實(shí)現整個(gè)系統,節省了功率元件和商用存儲器。但是,工藝工程師、電路設計人員、芯片設計人員和規劃人員必須一起協(xié)同工作,才能在越來(lái)越困難的技術(shù)環(huán)境中進(jìn)一步提高系統性能和能效。

本文引用地址:http://dyxdggzs.com/article/141435.htm

  這種變化對整個(gè)半導體行業(yè)產(chǎn)生了深遠的影響,推高了工程成本,增加了風(fēng)險,大部分系統開(kāi)發(fā)人員很難使用專(zhuān)用芯片系統(SoC)。這同時(shí)也改變了FPGA企業(yè)的本質(zhì)及其與用戶(hù)的關(guān)系。

  在新的制程中,FPGA通常是最先被采用, 驗證和優(yōu)化該工藝的器件之一。例如,于2011年初在其定制28nm FPGA系列中開(kāi)始發(fā)售功能強大、復雜的器件,采用了TSMC的高性能28nm工藝。這需要在前十代產(chǎn)品節點(diǎn)與代工線(xiàn)共同工作所累積的經(jīng)驗基礎上,進(jìn)一步展開(kāi)密切合作。雙方在工藝工程、晶體管設計和電路設計方面進(jìn)行協(xié)作,才能夠交付FPGA產(chǎn)品,盡快發(fā)揮新工藝節點(diǎn)在整個(gè)工藝周期中的固有優(yōu)勢。

  但是,對新技術(shù)節點(diǎn)的需求已經(jīng)超出了電路設計能力,在芯片級甚至是系統級影響設計選擇。例如,考慮高速串行接口。現在通過(guò)工藝、器件和電路創(chuàng )新,發(fā)售了 FPGA,它具有可高度靈活配置的28 Gbps收發(fā)器。但是,在當今以系統為導向的環(huán)境下,只有業(yè)界最快的集成收發(fā)器還遠遠不夠。串行鏈路需要速度足夠快的控制器才能夠跟上收發(fā)器??刂破餍枰俣群芸斓钠瑑瓤偩€(xiàn)、容量足夠大速度足夠快的緩沖以支持它們。所有這些模塊必須滿(mǎn)足能耗要求,具體取決于系統,其應用以及使用模式。

  公司總裁兼CEO John Daane

  相應的,Altera收發(fā)器技術(shù)必須提供多種選擇。一些選擇是在電路級——設計了不同版本的收發(fā)器工作在不同速率上,提供不同等級的能耗。從定制28-nm系列中選擇芯片,系統設計團隊在收發(fā)器速率和能耗上滿(mǎn)足了自己的系統要求。

  其他決定是在模塊級。PCI Express Gen3或者DDR3等對性能要求很高、對功耗要求很?chē)赖目刂破鞅仨氃诳删幊虇卧袑?shí)現,還是在固定硬件中實(shí)現?這類(lèi)模塊應該連接至可編程架構,還是硬線(xiàn)連接的系統總線(xiàn),還是都需要連接?答案取決于具體應用。

  高速串行鏈路并不是唯一的實(shí)例。當今的很多系統設計包括FPGA以及一個(gè)甚至多個(gè)32位嵌入式處理器。規劃人員應該購買(mǎi)CPU作為專(zhuān)用標準產(chǎn)品IC或者高級控制器,還是在FPGA中實(shí)現CPU?如果是后者,他們應該使用可編程架構中的軟內核,還是選擇Altera SoC FPGA等支持硬核ARM處理器的FPGA?那么,規劃人員應該怎樣劃分設計才能實(shí)現帶寬最大的數據流,例如,在高速緩存、DRAM控制器以及加速器之間,而不用跨過(guò)芯片邊界?這些答案還是取決于具體應用。不論對于FPGA供應商有多么方便,都沒(méi)有適用于所有用戶(hù)的一個(gè)統一解決方案。

  Altera不可能通過(guò)采用一種工藝幾種不同容量和引腳輸出的一個(gè)芯片設計來(lái)服務(wù)于用戶(hù)。為能夠滿(mǎn)足不同應用的需求,FPGA系列必須提供收發(fā)器設計選擇;實(shí)現接口控制器;內部存儲器模塊容量、速度和功耗;內部總線(xiàn)結構;實(shí)現CPU;以及很多其他因素。

  而大部分系統設計無(wú)法承受ASIC的成本:一個(gè)芯片設計仍然需要服務(wù)于很多用戶(hù)。解決這一難題的唯一方法是Altera深入了解用戶(hù)的系統設計,找到最能滿(mǎn)足應用需求以及市場(chǎng)規模的共性領(lǐng)域。這是一個(gè)細致而又需要大量知識的過(guò)程,使我們能夠進(jìn)一步貼近用戶(hù)的設計團隊。

  多年以來(lái)我們與Altera關(guān)鍵用戶(hù)密切合作——具有很深的專(zhuān)業(yè)應用知識并且非常熟悉FPGA的設計團隊。而今天在我們與用戶(hù)之間打開(kāi)了另一空間:專(zhuān)用解決方案領(lǐng)域。2012年,很多非常具有競爭力的系統設計團隊將會(huì )高度專(zhuān)業(yè)化。他們在建立產(chǎn)品競爭優(yōu)勢上非常專(zhuān)業(yè),但是依靠硅片供應商來(lái)提供他們使用的系統平臺。這類(lèi)設計團隊還需要全套的專(zhuān)用知識產(chǎn)權(IP)內核以及自動(dòng)IP裝配工具,例如Altera的Qsys等?;蛘?,他們還需要完整的參考設計。隨著(zhù)設計團隊的日益專(zhuān)業(yè)化,逐步由他們的硅片合作伙伴來(lái)承擔大部分系統設計職責。

  那么,這就是Altera在2012年的變革所在。我們繼續在28 nm以及后續節點(diǎn)與代工線(xiàn)伙伴合作,不斷在工藝、器件和電路上實(shí)現創(chuàng )新,保持我們在硅片和電路上的技術(shù)領(lǐng)先優(yōu)勢。同時(shí),我們與用戶(hù)密切合作,確保交付非常符合他們的功耗、性能和成本特殊需求的產(chǎn)品。我們繼續深入理解各種專(zhuān)業(yè)應用,從而能夠交付有助于用戶(hù)加速其設計規劃實(shí)施的IP和參考設計。如果 Altera的領(lǐng)先優(yōu)勢意味著(zhù)用戶(hù)的領(lǐng)先優(yōu)勢,那么所有這一切都是必要的。



關(guān)鍵詞: Altera Stratix V

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>