華大九天FAB解決方案 為芯片設計與制造架起橋梁

　　隨著(zhù)芯片設計和制造的工藝節點(diǎn)走向納米量級，芯片功能越來(lái)越復雜，客戶(hù)定制化需求越來(lái)越多，FAB正在面臨著(zhù)紛繁復雜的問(wèn)題：工藝庫更新速度快定制多，工作處理的數據規模變得越來(lái)越大，IP與客戶(hù)數據融合工作越來(lái)越繁重復雜，版圖數據版本多差異小，快速出具DRC/LVS檢驗報告等。針對這些問(wèn)題，華大九天提出了以下相應解決方案，這些方案貼近FAB工程師的使用習慣，兼具效率與精確的使用需求，確保Tape-out的順利交付。

　　Standard Cell/IP設計——Aether

　　華大九天Aether平臺可提供完整的數模混合信號IC設計解決方案，包含設計數據庫管理、工藝管理、原理圖編輯器、混合信號設計仿真環(huán)境、版圖編輯器、原理圖驅動(dòng)版圖和混合信號布線(xiàn)器。無(wú)縫集成了華大九天全部工具以及其他主流第三方工具，使整個(gè)設計流程更加平滑、高效。Aether不僅支持以Vcell為核心的ePDK，同時(shí)支持不斷革新的iPDK及業(yè)界其他標準。華大九天與多家Foundry合作，已完成多款先進(jìn)工藝PDK的開(kāi)發(fā)。

　　Standard Cell/IP仿真——Aeolus-AS/iWave

　　隨著(zhù)設計規模急劇增加和設計工藝復雜度的不斷提高，傳統SPICE仿真工具進(jìn)行功能驗證時(shí)遇到前所未有的瓶頸。傳統SPICE仿真時(shí)間太長(cháng)，許多設計要運行幾天甚至幾周時(shí)間;仿真容量巨大，超出傳統仿真工具處理能力;加上越來(lái)越多的PVT式設計無(wú)法得到全面準確的驗證，大大增加涉及風(fēng)險。

　　Aeolus-AS是高精度的晶體管級并行SPICE仿真工具，能夠在保持高精度的前提下突破目前驗證大規模電路所遇到的容量、速度瓶頸，支持多核并行，大大提升仿真效率。它支持標準單元(可與主流建庫工具集成)、IP模塊的SPICE仿真分析;其獨有的RC約減和并行仿真技術(shù)，能夠有效滿(mǎn)足深亞微米及納米工藝的IP設計后仿真。與之對應額iWave高性能的混合信號波形顯示、分析工具，支持多種主流的波形格式，能夠便捷的對波形進(jìn)行各種分析和后處理，比如measure，calculator等。

　　Standard Cell/IP驗證——Argus/FlashLVL/PVE

　　Argus是新一代納米級芯片驗證解決方案，提供獨有的扁平化、層次化和高效并行的驗證方式，抑郁定制擴充的語(yǔ)法驗證規則，且兼容主流物理驗證工具語(yǔ)法規則，在匹配主流工具驗證結果及速度的基礎上，能夠有效避免偽錯及漏錯。Argus支持DRC/LVS/LVL/ERC等多種驗證，PVE可以將驗證結果直接返標到Aether的原理圖、版圖設計中，也可以返標到主流的IC設計平臺中。

　　IP Merge——Skipper

　　Skipper是高效的版圖顯示、查看、編輯平臺，具有出眾的超大規模版圖數據處理能力;IP Merge功能支持圖形化界面、腳本等多種方式的快速I(mǎi)P合并;同時(shí)集成了Argus/FlashLVL，可以對版圖進(jìn)行驗證并快速返標。Tape-out服務(wù)在foundry設計服務(wù)部門(mén)是重要的工作環(huán)節之一，工程師常常需要不斷檢閱客戶(hù)提交的設計數據，并做DRC查看、修正及其他邏輯運算，以保證芯片的可制造型及良率，Skipper的一體化平臺能夠幫助工程師進(jìn)行各種格式數據的檢閱、對比以及DRC結果的反標，尤其以L(fǎng)VL的快速高效，大大提高生產(chǎn)率。在芯片組裝和sign-off階段，Skipper高效處理海量版圖數據的能力可以為版圖設計工程師提供快速便捷的版圖數據處理方案。