20nm的價(jià)值: 繼續領(lǐng)先一代

　　從第一代到第二代All Programmable 3D IC

　　和一個(gè)純粹的單芯片解決方案所可能達到的結果相比，賽靈思28nm同構和異構Virtex^® 3D IC把設計容量、系統級性能和系統集成的水平均整整翻了一番，提供了領(lǐng)先一代的價(jià)值優(yōu)勢。通過(guò)賽靈思堆疊硅片互連技術(shù)(SSIT)中的硅中介層，賽靈思 FPGA和收發(fā)器混合信號裸片和超過(guò)10,000個(gè)可編程互連集成在一起。

　　為在20nm繼續領(lǐng)先一代，賽靈思將利用一個(gè)兩級接口擴大其3D IC的架構，讓同構和異構裸片的集成均能基于開(kāi)放的行業(yè)標準實(shí)現。從而把邏輯??容量擴展1.5倍或增加30-40M ASIC等效門(mén)的設計。此外，這些器件將擁有4倍的收發(fā)器帶寬，利用> 33GB/s的收發(fā)器(最終到56GB/s)。此外，DDR4高性能存儲器接口，以及具有更寬更高帶寬、更低功耗的集成的存儲裸片，將實(shí)現更高性能的應用。

　　要支持最高的級別、最高的性能和簡(jiǎn)便的設計，可編程互聯(lián)的帶寬要增加5倍以上。有了這個(gè)新級別的互連和新型可編程芯片和內存的功能，賽靈思正在開(kāi)發(fā)第二代 All Programmable 3D IC技術(shù)，致力于實(shí)現最高層次的可編程系統集成?！　?/p>

 

　　針對結果質(zhì)量和生產(chǎn)力從優(yōu)化發(fā)展到“協(xié)同優(yōu)化”

　　在領(lǐng)先地位不斷擴展至28nm的過(guò)去4年中，賽靈思從頭全新開(kāi)發(fā)了一個(gè)下一代的設計環(huán)境與工具套件—Vivado。如果沒(méi)有這樣的設計套件，賽靈思公司的3D IC技術(shù)就不能得到有效的利用。對于FPGA和SoC，新的設計套件進(jìn)一步把設計的結果質(zhì)量(QOR)提升了高達3個(gè)速度等級，削減動(dòng)態(tài)功耗高達50%，布線(xiàn)能力和資源利用率??提升20%多，并加快實(shí)現速度高達4倍。

　　目前，賽靈思利用下一代Vivado設計套件，進(jìn)一步“協(xié)同優(yōu)化”其20nm芯片器件。通過(guò)構建和優(yōu)化工具，器件和IP相結合，設計人員可以最大化地釋放芯片的價(jià)值，同時(shí)縮短他們的設計和實(shí)現過(guò)程。因此，這些新一代20nm的FPGA中，第二代All Programmable SoC和第二代3D IC技術(shù)將可以提供領(lǐng)先一個(gè)節點(diǎn)的性能優(yōu)勢，大幅降低功耗，提供業(yè)界最高水平的可編程系統集成，并進(jìn)一步加速集成和實(shí)現的速度。

　　提供更高的客戶(hù)價(jià)值

　　半導體行業(yè)的領(lǐng)導者正在逐步發(fā)現20nm的價(jià)值，而且一些設計已經(jīng)正在進(jìn)行中。賽靈思公司看到了這個(gè)工藝節點(diǎn)所擁有的巨大潛力，因此也在不斷地探索新的方式,致力于通過(guò)28nm已經(jīng)建立且在20nm將繼續擴展的創(chuàng )新技術(shù)持續發(fā)掘這些潛在的價(jià)值。這些新的產(chǎn)品將提供最引人注目的ASIC和ASSP可編程替代方案。把20nm技術(shù)部署在一個(gè)All Programmable FPGA和第二代SoC和3D IC技術(shù)相結合的產(chǎn)品系列之中，將使得賽靈思能夠提供領(lǐng)先典型工藝節點(diǎn)整整一代的更高價(jià)值，同時(shí)也使得賽靈思及其客戶(hù)都能夠領(lǐng)先其競爭對手整整一點(diǎn)。當賽靈思的產(chǎn)品系列正式推出的時(shí)候將會(huì )宣布每個(gè)系列的更多細節。賽靈思在20nm FPGA上正同戰略客戶(hù)開(kāi)展通力協(xié)作，并提供有限制進(jìn)入的產(chǎn)品定義與技術(shù)文檔信息。