第二代串行 RapidIO 和低成本、低功耗的 FPGA(圖)

　　隨著(zhù)諸如無(wú)線(xiàn)、有線(xiàn)和醫療/圖像處理應用的帶寬需求不斷提高，設計師們必須依賴(lài)必要的工具集來(lái)獲得其所需的實(shí)時(shí)信號處理功能。在無(wú)線(xiàn)領(lǐng)域，例如現有的3G 網(wǎng)絡(luò )覆蓋，如HSPA+和EV-DO(即3G+)以及現在新興的4G部署，主要的關(guān)注焦點(diǎn)在于數據吞吐量和回傳的要求。它們要能夠支持迅速增長(cháng)的用戶(hù)群，以及使用這些技術(shù)實(shí)現的無(wú)數視頻和數據應用。因此就需要高速處理能力，以及同樣重要的高度可靠、高吞吐量和低延遲的接口協(xié)議，來(lái)支持這些應用中所必需的各種DSP(DSP farm)、協(xié)同處理和橋接應用的需要。并且與大多數系統相同，成本和功耗也同樣非常重要。DSP和網(wǎng)絡(luò )處理單元(NPU)器件，加上支持第二代串行RapidIO(SRIO)的低成本、低功耗FPGA，可以為滿(mǎn)足這些挑戰提供一個(gè)理想的平臺。

　　第二代SRIO

　　RapidIO規范是為各種終端定義的一種基于分組的技術(shù)，它最初是用于連接其他終端的數據包和交換的處理。如圖1所示，該協(xié)議棧是一個(gè)三層協(xié)議規范，分為物理層協(xié)議、數據包傳輸(路由)層協(xié)議，以及邏輯層中的多種傳輸類(lèi)型。

　　圖1 RapidIO協(xié)議棧

　　總體來(lái)看，第二代規范主要增加了對5/6Gb/s串行數據速率(SERDES)和用于高速串行通道的2x線(xiàn)路配置(與之前v1.3版本規范中僅支持1x/4x相比)的支持。正如前文所述，重點(diǎn)是在不犧牲設計的成本或功耗預算的情況下，提高性能，因此本文的重點(diǎn)在于介紹第二代規范的2x功能。這是一個(gè)關(guān)鍵的增強功能，因為在許多情況下，系統需要比一條3.125Gb/s線(xiàn)路提供更大的吞吐量，但是使用4x 線(xiàn)路配置又顯得多余了。這就是現在2x SERDES 線(xiàn)路配置可以提供的一個(gè)有效解決方案，讓設計人員選擇仍然使用一個(gè)低成本、低功耗的FPGA解決方案，例如Lattice ECP3，并且還能支持大多數的應用高達4x的線(xiàn)路配置，速率高達3.125Gb/s。

　　FPGA的可編程性和靈活性在邏輯層發(fā)揮了很大的作用，可以實(shí)現多種通信技術(shù)。如圖1所示，有4種數據傳輸協(xié)議。它們是直接I/O訪(fǎng)問(wèn)、消息傳遞、GSM和數據流。邏輯層可以進(jìn)行定制，這取決于系統架構/要求，以確定SRIO終端如何進(jìn)行數據交換。圖1顯示了RapidIO規范表示的協(xié)議棧。

　　圖2顯示了如何使用低成本的可編程平臺來(lái)實(shí)現協(xié)議棧。物理層和傳輸層使用標準的軟IP核實(shí)現，但邏輯層還剩下許多可供用戶(hù)定制的特性，以滿(mǎn)足特定的設計要求。

　　圖2 FPGA實(shí)現示例

　　低成本、低功耗擁有SRIO功能的FPGA的作用和優(yōu)勢

　　如上所述，許多處理都由于DSP和NPU而失敗，而通常情況下，它們兩者的分工不同。DSP應用，盡管也進(jìn)行密集型處理，但往往需要更多的中斷驅動(dòng)(如門(mén)鈴)，因為它們是在處理陣列中實(shí)現的，或者要接口到一個(gè)SRIO開(kāi)關(guān)或終端——可能甚至要提供從SRIO到另一個(gè)基于SERDES的協(xié)議，如GbE或PCIe的橋接機制。而NPU更多地扮演了一個(gè)警察的角色來(lái)進(jìn)行數據處理，主要負責通信量和隊列處理。如圖3中的示例所示，說(shuō)明了低成本、低功耗FPGA可以如何協(xié)助實(shí)現一個(gè)成功且有效的系統解決方案。

　　圖3 FPGA應用示例

　　FPGA因其固有的靈活性和快速的產(chǎn)品上市時(shí)間的優(yōu)勢，超越了ASIC而長(cháng)期受到市場(chǎng)歡迎，但是最近，這些優(yōu)勢只能通過(guò)使用高級的高端器件才能實(shí)現，這就提高了成本和功耗預算。之前，低成本、低功耗FPGA僅限于“接口邏輯”和“錯誤修正”應用。然而，隨著(zhù)FPGA的價(jià)值定位大大地擴展，現在已不再是如此。為了支持處理需求，保持嚴格的成本和功耗預算，FPGA的架構已經(jīng)經(jīng)歷了發(fā)展變化，顯著(zhù)地提高了性能、特性和邏輯密度，并且以比傳統FPGA更低的功耗和價(jià)格來(lái)實(shí)現。增強的功能，如集成的SERDES、高速嵌入式DSP塊、DDR3存儲器支持和嵌入式存儲器功能，已成為處理設計中的關(guān)鍵組成部分。系統工程師和設計工程師現在能夠利用這些可編程平臺實(shí)現復雜的信號路徑應用，支持RRH和基帶處理功能，以及有線(xiàn)和圖像處理應用，并且與傳統、高端的帶有SERDES功能的FPGA產(chǎn)品相比，具有更低的功耗和成本。

　　小結

　　系統設計人員將繼續面臨設計更高性能系統并同時(shí)保持較低的系統構建和運營(yíng)成本的壓力。而這種壓力還將繼續延續下去。

　　過(guò)去，FPGA在系統設計中發(fā)揮了重要作用，但現在還需要新的性能，同時(shí)需要降低整個(gè)系統的構建和運營(yíng)成本。功能豐富、低成本的FPGA實(shí)現了快速的產(chǎn)品上市時(shí)間與較短的投資回報周期，并且擁有能夠適應不斷發(fā)展的標準的靈活性和性能。系統/設計工程師現在還擁有了一個(gè)令人興奮的、改進(jìn)的工具集來(lái)解決不斷演進(jìn)的信號處理市場(chǎng)的挑戰。