FPGA平臺的實(shí)時(shí)圖像處理系統設計

　　摘要：本文提出了一種基于FPGA的實(shí)時(shí)圖像處理系統設計方案。介紹了系統硬件結構設計和器件選型方案。并著(zhù)重介紹了FPGA內部功能模塊的設計，使整個(gè)處理系統既可支持大數據量的實(shí)時(shí)傳輸，又能滿(mǎn)足圖像數據實(shí)時(shí)處理的需要。

　　概述

　　在視頻信號處理過(guò)程中為保證實(shí)時(shí)性，首先要求實(shí)時(shí)圖像處理系統具有處理大數據量的能力。其次對系統的對外接口、功能、穩定性等也有嚴格的要求。實(shí)時(shí)圖像處理算法中經(jīng)常要用到對圖像的求和、求差運算、二維梯度運算、圖像分割、邊緣探測等不同層次、不同種類(lèi)的運算。有的運算結構比較簡(jiǎn)單，但是數據量大，計算速度要求高;有些運算對速度要求并不高，但計算方式和結構比較復雜，難以用純硬件的方式實(shí)現。因此，實(shí)時(shí)圖像處理系統是要求運算速度高、運算種類(lèi)多的綜合性信息處理系統。

　　圖像處理系統中，底層的圖像預處理的數據量很大，要求處理速度快，但運算結構相對比較簡(jiǎn)單，適用于FPGA通過(guò)硬件實(shí)現，這樣能同時(shí)兼顧速度及靈活性。高層運算的特點(diǎn)是所處理的數據量較底層少，但算法結構復雜，適宜采用運算速度高、尋址方式靈活、通信能力強的DSP芯片來(lái)實(shí)現。

　　DSP+FPGA結構最大的特點(diǎn)是結構靈活，有較強的通用性，適用于模塊化設計，從而能夠提高運算、處理的效率;同時(shí)開(kāi)發(fā)周期短，易于維護和擴展，適于實(shí)時(shí)圖像處理，對不同算法有較強的適應能力。

　　硬件結構設計

　　如圖1所示，實(shí)時(shí)圖像處理系統硬件設計可分為視頻信號處理部分和視頻信號輸入輸出部分。首先通過(guò)視頻A/D接收前端PAL制式模擬視頻信號，經(jīng)過(guò)處理轉換后輸出數字視頻信號。通過(guò)FPGA的時(shí)序控制將數字視頻信號存儲到SRAM中。然后利用DSP對SRAM中圖像數據的采集、運算和處理，提取出有用的信息，最后將處理完成后的圖像數據通過(guò)FPGA的時(shí)序控制，整合成數字視頻信號輸出給視頻D/A，轉換成PAL制式模擬視頻信號輸出。

　　視頻信號輸入輸出部分主要由視頻A/D和視頻D/A組成?！　?/p>

 

　　視頻A/D采用ADI公司的10位高性能ADV7180，它具有三路模擬視頻通道，支持多種制式視頻信號輸入，輸出標準ITU656 4:2:2格式數字視頻信號。ADV7180還提供行、場(chǎng)同步信號和27MHz像素時(shí)鐘信號，省掉了時(shí)鐘同步電路的設計，為系統設計帶來(lái)了方便。內置的I2C接口提供了對芯片內部電路的控制功能?？蓪?shí)現對輸入視頻信號的預處理，比如對比度和亮度的控制、輸出數據格式的選擇控制等。FPGA控制數據傳輸的時(shí)序，同時(shí)根據行、場(chǎng)同步信號，為SRAM提供地址信號和片選、讀寫(xiě)等控制信號，將圖像數據存入SRAM中。