一種矢量信號發(fā)生器設計與實(shí)現

　　摘要：充分利用DDR2 SDRAM速度快、FLASH掉電不消失、MATLAB/Simulink易產(chǎn)生矢量信號的特點(diǎn)，以FPGA為邏輯時(shí)序控制器，設計并實(shí)現了一種靈活、簡(jiǎn)單、低成本的矢量信號發(fā)生器。本文以產(chǎn)生3載波WCDMA為例，詳細介紹了矢量信號發(fā)生器的設計方案與實(shí)現過(guò)程，使用Verilog HDL描述并實(shí)現了DDR2 SDRAM的時(shí)序控制和FPGA的邏輯控制。

　　引言

　　隨著(zhù)數字無(wú)線(xiàn)通信的發(fā)展，調制方式日益豐富，擴頻技術(shù)也應用得越來(lái)越廣泛，信號帶寬也越來(lái)越寬。通信領(lǐng)域或電子測量測控領(lǐng)域中，經(jīng)常需要根據自己的需要產(chǎn)生已知的信號，以方便測試。矢量信號發(fā)生器可以產(chǎn)生任意復雜的信號。傳統的任意波形發(fā)生器，只能產(chǎn)生簡(jiǎn)單的正統波、三角波、鋸齒波等或帶簡(jiǎn)單調制的信號波形，而不能產(chǎn)生WCDMA、QAM、OFDM等復雜寬帶信號。本文設計的矢量信號發(fā)生器，能夠根據自己需要，選擇合適的帶寬與采樣率，產(chǎn)生復雜寬帶信號。

　　系統結構與工作原理

　　本系統可以分為兩個(gè)部分，第一部分產(chǎn)生矢量信號并存儲到FLASH中，第二部分讀取FLASH中的數據，通過(guò)DDR2 SDRAM加速后DA輸出。第一部分框圖如圖1所示，首先在MATLAB/Simulink中產(chǎn)生采樣率為122.88MHz的任意矢量信號，量化為16bit，并寫(xiě)成hex文件;再通過(guò)Quartus II將hex文件寫(xiě)入FLASH中。第二部分框圖如圖2所示，FPGA以7.68MHz的時(shí)鐘讀取FLASH中的波形數據，并以61.44MHz的時(shí)鐘寫(xiě)入DDR2 SDRAM中，待要輸出的波形數據全部從FLASH轉移到DDR2 SDRAM中后，再周期性的以61.44MHz的時(shí)鐘讀DDR2 SDRAM并送DA輸出信號?！　?/p>