業(yè)界首款基于A(yíng)RM處理器的可擴展式處理平臺架構

　　對所有的嵌入式系統來(lái)說(shuō)，必然會(huì )在一定的設計階段進(jìn)行決策，決定對給定的應用到底是選擇ASSP 還是采用合適的片上系統 (SoC) 解決方案。這兩種選擇都需要交替使用并進(jìn)行折衷。如果選用 ASSP，雖然它是一款便于實(shí)施的標準現成解決方案，但對許多新型應用來(lái)說(shuō)，會(huì )嚴重阻礙設計團隊的產(chǎn)品定制與差異化能力的發(fā)揮。毫無(wú)疑問(wèn)，用 FPGA 或 ASIC 從頭開(kāi)始構建 SoC 可以實(shí)現終極定制。盡管一些設計團隊能證明構建 ASIC 是合理的，但是越來(lái)越多的OEM廠(chǎng)商利用 FPGA，從成本、功耗、密度和性能角度而言提供與ASIC相同的功能，但是風(fēng)險卻大大降低了。

　　賽靈思可擴展式處理平臺的推出，意味著(zhù)嵌入式系統設計人員在做出決策時(shí)多了一個(gè)新的解決方案選擇，尤其是在把性能、集成度和靈活性視為關(guān)鍵設計考慮因素時(shí)，該解決方案更是明智之選。以ARM®處理器為核心的解決方案利用 SoC 方法來(lái)降低成本與功耗，增強特性與性能，并將針對低成本、低功耗優(yōu)化的 28nm FPGA 的優(yōu)勢與具有嵌入式軟件開(kāi)發(fā)人員熟悉的業(yè)界領(lǐng)先處理器環(huán)境，和生態(tài)系統的完整平臺相結合(如圖1 所示)。該新平臺將整合賽靈思目標設計平臺戰略中的許多組件，使軟/硬件設計人員能充分利用開(kāi)放式標準、常見(jiàn)設計方法、開(kāi)發(fā)工具和運行時(shí)間平臺，從而幫助設計人員減少開(kāi)發(fā)應用基礎設施所花費的時(shí)間，集中精力為最終產(chǎn)品帶來(lái)差異化特性。

　　系統性能為何重要

　　盡管許多嵌入式系統只需較低的處理能力實(shí)現系統控制，不過(guò)，大量面向視頻監控、汽車(chē)駕駛輔助、航空與國防等市場(chǎng)領(lǐng)域的新型應用都要求系統必須集成并處理多個(gè)數據集，以便做出復雜的決策，通常是實(shí)時(shí)的決策。我們發(fā)布的新聞稿談到了有關(guān)不同的市場(chǎng)和應用。這些新型應用的共同之處在于，其所需的系統性能水平大大超出了傳統處理解決方案能夠實(shí)現的水平。許多這種應用基本不能用 ASSP 來(lái)實(shí)現，原先簡(jiǎn)單用 ASSP 來(lái)滿(mǎn)足接口、特性和功能要求的情況已經(jīng)不適用了。

　　即便性能最高的順序處理器也難以滿(mǎn)足處理多個(gè)進(jìn)入系統的高清數據流數據輸入的速度要求。舉例來(lái)說(shuō)，智能視頻監控將多個(gè)分布式視頻捕獲點(diǎn)整合在一起，對數據進(jìn)行預處理，并傳輸至中央主機系統或新一代無(wú)線(xiàn)通信系統，而這些系統將判定反饋整合起來(lái)，實(shí)施高級自適應、預失真及波束形成算法，這種系統突出反映了應用對出色性能水平的要求。

　　用硬件提升系統性能

　　處理器系統主導著(zhù)嵌入式系統市場(chǎng)，同樣發(fā)揮重要作用的還有由軟件開(kāi)發(fā)人員(實(shí)際上軟件開(kāi)發(fā)人員的數量與硬件工程設計人員數量之比為 10:1)設計并實(shí)施成百上千萬(wàn)條高級代碼。指令集時(shí)延和有限的并行處理能力限制了通用處理器實(shí)施高數據強度系統的能力。解決這一難題的常見(jiàn)方法就是采用更多處理引擎同時(shí)處理數據。這就要求對代碼進(jìn)行重新分區，實(shí)現多核實(shí)施，避免重新分區開(kāi)銷(xiāo)抵消性能增益。

　　另一種傳統的嵌入式系統方法就是將 FPGA 用作“協(xié)處理器”來(lái)分擔或加速大量代碼或復雜算法的處理工作，從而提高處理器和系統效率。設計人員通過(guò)在 FPGA 架構中執行函數，可將函數性能提升 100 倍，這要歸功于 FPGA相對于 CPU 的并行處理能力。我們既可采用定制板或模塊上的雙芯片處理器加FPGA解決方案的組合方式，也可采用內嵌于FPGA本身的處理器來(lái)實(shí)施。至于多核方法，在 FPGA 中實(shí)施軟件算法不是沒(méi)有缺點(diǎn)，考慮到單元成本和實(shí)施復雜性等因素，更不用說(shuō)涉及到開(kāi)發(fā)需要從傳統通用處理器中調用軟件算法所需的定制處理引擎和API 等因素。對這種系統來(lái)說(shuō)，性能往往受限于不同技術(shù)之間的 I/O 接口，特別是涉及到雙芯片時(shí)更是如此。

　　許多 DSP 系統都利用采用特定處理參數的專(zhuān)用高性能處理引擎。這種分區方法比較簡(jiǎn)單，而且比傳統的通用順序處理引擎性能更高，但軟件可調用的處理單元數量有限，因此會(huì )限制處理能力。

　　賽靈思可擴展式處理平臺將雙核 ARM Cortex™-A9 MPCore™ 處理器與關(guān)鍵外設及可編程邏輯完美整合在一起，解決了其他擴展系統性能的解決方案的許多技術(shù)局限性問(wèn)題。處理器和 28 nm芯片可編程邏輯之間的 AMBA® 互聯(lián)機制確保不會(huì )出現降低系統性能的I/O瓶頸。這種新型架構為設計團隊帶來(lái)增值，使其能在 Cortex-A9 處理器和可編程邏輯擴展模塊之間進(jìn)行功能平衡取舍。

　　過(guò)去十年來(lái)，整合 SoC 和 FPGA 兩大領(lǐng)域并包括可編程邏輯處理器的處理平臺穩步發(fā)展，這要歸功于采用 FPGA 邏輯資源的軟處理器內核的發(fā)展，以及嵌入 FPGA 內部作為專(zhuān)用資源的硬連線(xiàn)微處理器內核的出現。類(lèi)似于賽靈思自己的 MicroBlaze® 處理器的軟核處理器在可配置性和低成本方面優(yōu)勢明顯，但只有先圍繞其構建子系統后才能開(kāi)始開(kāi)發(fā)。目前很多 FPGA 中構建的處理器都沒(méi)有堅實(shí)的子系統，雖然比軟核處理器提升了性能，但需要大量配置，然后才能讓該處理器系統啟動(dòng)并運行起來(lái)。簡(jiǎn)而言之，上述這兩種模式都是以硬件為核心的方法，目前全球很多 FPGA 開(kāi)發(fā)人員都在成功實(shí)踐。