業(yè)界首款基于A(yíng)RM處理器的可擴展式處理平臺架構

　　目前的軟/硬件實(shí)際情況

　　由于種種原因，大多數嵌入式處理系統都是以處理器為核心，很大程度上是因為設計人員希望盡可能多地使用傳統代碼，從而提高工作效率。大多數設計團隊也會(huì )預見(jiàn)到，市場(chǎng)部或企業(yè)其他部門(mén)肯定會(huì )提出修改要求，這種修改可能導致項目延遲，影響工作效率。賽靈思可擴展式處理平臺的核心就是將基于 ARM 處理器的一般性基礎 SoC 作為“主設備”，配合提供高度靈活性、可配置性和高性能的可編程邏輯，發(fā)揮最新的低成本低功耗 28 nm 工藝技術(shù)的優(yōu)勢。

　　2010 年 2 月，賽靈思宣布[i]，該公司正在構建采用 28 nm 高介電層/金屬閘 (HKMG)、高性能低功耗工藝技術(shù)的全新一代 FPGA。選擇這一工藝技術(shù)將幫助賽靈思推出大幅降低功耗的FPGA，并發(fā)揮新一代技術(shù)的高級“可用性能”[ii]，而這在以前是不能實(shí)現的。

　　在許多高性能微處理器中，最重要的設計特性就是原始內核速度。相比較而言，FPGA 能以較低的轉換速率執行高性能數據處理，設計人員可利用 FPGA 架構自身的并行處理優(yōu)勢，在時(shí)鐘運行速率比輸入輸出線(xiàn)速低很多的情況下實(shí)現較寬的數據路徑。在器件容量提升2倍的情況下，28 nm 技術(shù)可實(shí)現更高的流水線(xiàn)和并行處理能力，在可接受的g功耗預算范圍內進(jìn)一步提升內核性能。這類(lèi)似于微處理器向多核設計發(fā)展的趨勢，也就是說(shuō)，每個(gè)內核的工作速率降低，但多核并行工作，仍能比單核高速工作實(shí)現更高的性能。

　　賽靈思的所有 28nm 可編程邏輯都采用一體化的 ASMBL™架構，將支持所有低成本、高性能產(chǎn)品系列間以及可擴展式處理平臺上的設計移植。就處理器而言，作為基礎的通用SoC 將提供人們所熟悉的“處理器首先啟動(dòng)”處理平臺，并支持：

　　· 通過(guò)在雙核配置中使用 ARM Cortex™-A9 MPCore™ 支持高性能低功耗通用應用處理器。

　　· 支持常用的和必需的通信接口，如千兆以太網(wǎng)和 CA，以及外設和器件接口(USB、 SDIO、I2C、SPI、UART)。

　　· 動(dòng)態(tài)存儲器的存儲接口，如滿(mǎn)足啟動(dòng)及其它非易失存儲需求的 DDR 類(lèi)型存儲器和閃存

　　· 使用 ARM AMBA®-AXI 的高性能現代化 SoC 互聯(lián)機制，確保不同 SoC 組件和存儲器等之間能實(shí)現低時(shí)延和高吞吐量。

　　可擴展式處理平臺架構這種以處理器為核心的方法使嵌入式軟件開(kāi)發(fā)人員能夠移植代碼，因為他們可以使用支持 ARM處理器的業(yè)界標準操作系統 (OS)，以及他們熟悉的使用 ARM® RealView® 及相關(guān)第三方工具、基于 Eclipse 的 IDE、GNU、賽靈思軟件開(kāi)發(fā)套件等其它工具的軟件開(kāi)發(fā)與調試環(huán)境。

　　正如 FPGA 目前在系統中用于執行協(xié)處理工作一樣，賽靈思可擴展式處理平臺使設計團隊能通過(guò)可編程邏輯擴展系統功能，執行 ARM生態(tài)系統成員和賽靈思開(kāi)發(fā)的專(zhuān)用加速器和外設以及定制加速器和外設功能。Xilinx Platform Studio (XPS) 工具套件作為 ISE® 設計套件的一部分，可用來(lái)開(kāi)發(fā)并調試器件的可編程邏輯部分，并幫助硬件設計人員創(chuàng )建和實(shí)施AMBA® 支持的 IP 模塊，從而擴展處理器系統性能，這就是賽靈思所說(shuō)的“可插接IP (Socketable IP)”，也是推動(dòng)賽靈思與 ARM 合作定義 AXI4 互聯(lián)協(xié)議 AMBA 4 規范的關(guān)鍵因素。[iii]

　　可擴展式處理平臺的共同開(kāi)發(fā)流程使系統架構師、邏輯設計人員和軟件開(kāi)發(fā)人員能夠用他們熟悉的編程環(huán)境并行開(kāi)展工作，這就是說(shuō)，他們不僅能就系統功能與性能盡早做出關(guān)鍵分區決策，而且還可在整個(gè)開(kāi)發(fā)過(guò)程中輕松進(jìn)行修改。[iv] 舉例來(lái)說(shuō)，Cortex-A9 可控制可編程邏輯實(shí)施的定制外設的數據傳輸。開(kāi)發(fā)人員可運行協(xié)仿真來(lái)檢測給定功能在硬件中的運行速度是否比在軟件中運行得快，也能決定是否在硬件中采用特定軟件來(lái)加速功能。這樣，我們就能在處理器代碼中釋放出更多空間，用于執行其他命令。不過(guò)，現在作架構決策不只是硬件設計師的事，軟件開(kāi)發(fā)人員也有機會(huì )決定器件的工作方式。

　　展望未來(lái)

　　下一步，賽靈思及其合作伙伴將開(kāi)發(fā)全套通用標準化加速器和外設以及相關(guān)驅動(dòng)程序和API，進(jìn)一步幫助軟件和系統開(kāi)發(fā)人員在減少硬件設計工程師參與協(xié)助的情況下向設計方案添加功能。許多加速器和外設將以 IP 核的形式出現，配合賽靈思實(shí)現目標設計平臺戰略，提供嵌入式開(kāi)發(fā)工具、方法、IP 和技術(shù)支持。

　　為了進(jìn)一步提高從軟件代碼向硬件轉變的優(yōu)勢，賽靈思還與 “C 語(yǔ)言到 FPGA” 編譯器流程的重點(diǎn)廠(chǎng)商合作，共同為嵌入式軟件和系統開(kāi)發(fā)人員提供用 C 語(yǔ)言方便構建處理器函數的方式，并將其移植到可編程邏輯擴展模塊(通過(guò) C 語(yǔ)言到 FPGA 綜合)。賽靈思是BDTI 高級統合工具認證計劃的支持者。軟件開(kāi)發(fā)人員能使用自己最喜愛(ài)的商業(yè)開(kāi)發(fā)工具，同時(shí)賽靈思也將提供自己基于 GNU 的編譯器、調試器和驅動(dòng)程序，并為常用的商業(yè)開(kāi)發(fā)工具提供開(kāi)放式支持。

　　今天宣布推出的產(chǎn)品標志著(zhù)賽靈思將開(kāi)始與客戶(hù)、合作伙伴以及其他第三方廠(chǎng)商展開(kāi)合作，共同幫助系統架構師對適用于新一代嵌入式系統的可選設計方案進(jìn)行評估。賽靈思將于2011年年中公開(kāi)發(fā)布采用可擴展式處理平臺構建的相關(guān)產(chǎn)品系列的詳細信息，敬請期待。