堆疊硅片互聯(lián)技術(shù)的可行性

　　針對硬件定制市場(chǎng)的分析體現了市場(chǎng)增長(cháng)情況，但由于市場(chǎng)發(fā)展受到各種設計方法局限性的約束，例如標準單元 ASIC 設計成本非常高，因而客戶(hù)需要等待 12 個(gè)月的時(shí)間才能獲得原型。

　　不過(guò)，可編程邏輯市場(chǎng)到 2015 年之前的增速都會(huì )超過(guò)總體 IC 市場(chǎng)，因為 FPGA 解決方案不斷發(fā)展，功能越來(lái)越先進(jìn)、越來(lái)越強大。由于全球經(jīng)濟環(huán)境的不景氣，整體半導體市場(chǎng)的發(fā)展可能在 2013 年減速。

　　采用賽靈思堆疊硅片互聯(lián)技術(shù)使我們能夠獲得一部分標準單元 ASIC 和 ASSP 市場(chǎng)，下表顯示了 FPGA 市場(chǎng)發(fā)展的量化情況。

　　表2

　　市場(chǎng)前景(新技術(shù))

　　
IBS 公司，“堆疊硅片互聯(lián)技術(shù)的可行性”，2010 年 10 月

　　到 2015 年，FPGA 市場(chǎng)采用賽靈思新技術(shù)所實(shí)現的潛在增長(cháng)可達 34.32 億美元(不包含原有的 FPGA 市場(chǎng))。因此，除了快速接受28nm 高門(mén)數 FPGA 產(chǎn)品產(chǎn)生的短期影響之外，我們還能獲得長(cháng)期財政收益。長(cháng)期收益才是體現新技術(shù)價(jià)值的戰略?xún)?yōu)勢所在。

　　如果賽靈思決定除了分區 FPGA 功能之外還進(jìn)一步集成不同的 IC 模塊并提供應用解決方案，那么與表中所示的水平相比甚至還將實(shí)現更大的上升空間。此外，如果賽靈思能夠實(shí)現超高容量的 FPGA 產(chǎn)品(需要大型中介層)，則能獲得額外的發(fā)展潛力。

　　5. 結論

　　賽靈思的新技術(shù)概念極富創(chuàng )新性，采用了在大批量制造中業(yè)經(jīng)驗證的技術(shù)，不僅具有較低的風(fēng)險，而且還能為客戶(hù)提供顯著(zhù)的優(yōu)勢并為賽靈思帶來(lái)良好的財務(wù)回報。

　　相關(guān)優(yōu)勢如下：

• 　　加快 28nm 大容量 FPGA 產(chǎn)品的上市進(jìn)度，預計 20nm 及更先進(jìn)工藝節點(diǎn)的產(chǎn)品也能從中受益。堆疊硅片互聯(lián)技術(shù)的性能和可靠性水平與集成型設計旗鼓相當，能夠為客戶(hù)提供可選用低成本集成型產(chǎn)品的無(wú)縫接口。
• 　　能夠將硬件功能混合以作為多芯片解決方案的一部分，這大大豐富了系統的架構內容。這種方案不但能讓客戶(hù)受益匪淺，也使賽靈思 FPGA 產(chǎn)品能實(shí)現更高的系統價(jià)值。

　　通過(guò)高效利用業(yè)經(jīng)驗證的 TSV 技術(shù)以及低時(shí)延中介層結構，賽靈思進(jìn)一步擴展了 FPGA 產(chǎn)品的功能。賽靈思使用的技術(shù)已用于大批量制造環(huán)境之中，能確保最終產(chǎn)品的高質(zhì)量和高可靠性，客戶(hù)的風(fēng)險將會(huì )非常低。