堆疊硅片互聯(lián)技術(shù)的可行性

　　3、賽靈思的解決方案

　　賽靈思采用的方案能夠有效解決采用 28nm 技術(shù)的大容量 FPGA 投產(chǎn)的問(wèn)題，如下圖所示：

　　賽靈思解決方案使用了基于 TSV 的芯片中介層，該中介層采用的技術(shù)在圖像傳感器和功率放大器等大批量應用中得到了充分的驗證。此外，其還支持超長(cháng)的互連結構，不僅可實(shí)現較低的延遲，而且還能作為片上連接結構的擴展。這樣我們就能采用 N 芯片解決方案，其性能水平可接近 400MHz。多芯片封裝類(lèi)似于單片解決方案封裝，這樣一旦缺陷密度水平趨于成熟，我們就可轉而選用單片解決方案。

　　可通過(guò)微型焊球將 FPGA 芯片連接至芯片中介層，其支持較大的引腳數以及高度的可靠性。由于芯片和中介層的熱連接類(lèi)似，因而熱應力非常低。

　　中介層采用 C4 技術(shù)連接至下一層載體。C4 技術(shù)最初由 IBM 開(kāi)發(fā)，主要用于其高性能、高可靠性計算機系統。較大的焊球能吸收芯片基板和下一級載體之間的熱應力。

　　多層結構使用的技術(shù)非常成熟，并應用于各種大批量產(chǎn)品的批量制造中。但是，將業(yè)經(jīng)驗證具有卓越性能的不同技術(shù)結合在一起不僅需要創(chuàng )造性，而且這也是一種風(fēng)險較低的辦法來(lái)提升 28nm 高容量 FPGA 產(chǎn)品的單位產(chǎn)量。

　　雖然當前方案是在中介層上集成了 4 顆特性類(lèi)似且與全面集成型設計的門(mén)數量相當的 FPGA 芯片，但堆疊硅片互聯(lián)技術(shù)也可實(shí)現將不同特性的 FPGA 芯片組裝在一起，這些特性包括 SERDES、高密度 CAM 結構以及處理器引擎等。

　　此外，還能開(kāi)發(fā)可編程 ASSP 產(chǎn)品，其中可能包含兩或三顆 ASSP 芯片和一或兩顆 FPGA 芯片。另外還可針對在中介層上集成的構建塊功能，混合采用多種不同的工藝技術(shù)。

　　我們或許需要修改 FPGA 架構來(lái)支持專(zhuān)用的平臺解決方案，不過(guò)這種方案與設計全面的 ASSP 或標準單元 ASIC 相比成本低很多。

　　賽靈思技術(shù)在 28nm 技術(shù)節點(diǎn)上既具備長(cháng)期優(yōu)勢也具備短期優(yōu)勢，因為其在 20nm 和未來(lái)更先進(jìn)的工藝節點(diǎn)上都能繼續發(fā)揮作用。

　　賽靈思將采用系統性低風(fēng)險方案來(lái)實(shí)現多芯片制造，從而降低最終客戶(hù)的風(fēng)險。我們能提供高門(mén)數的 FPGA 產(chǎn)品，確保實(shí)現極富競爭優(yōu)勢的性能和功耗。

　　堆疊硅片互聯(lián)技術(shù)的各個(gè)部分均已實(shí)現大批量制造，因而無(wú)論是技術(shù)風(fēng)險還是制造性和可靠性風(fēng)險都非常低。

　　4. 應用的潛在優(yōu)勢

　　從應用分析中可見(jiàn)，各種系統都能采用該技術(shù)。我們能夠獲得標準單元 ASIC 和專(zhuān)用標準產(chǎn)品的一部分市場(chǎng)份額，同時(shí)還能通過(guò)增強系統功能進(jìn)一步擴展原有的 FPGA 市場(chǎng)。

　　下表顯示了硬件定制方案的市場(chǎng)前景。

　　表 1

　　標準單元 ASIC、ASSP 和可編程邏輯的市場(chǎng)

　　IBS 公司，“系統 IC 市場(chǎng)趨勢”(2010年第二季度全球系統 IC 產(chǎn)業(yè)服務(wù))，2010 年 8 月