2.5D堆疊硅片互聯(lián)

　　摩爾定律認為芯片上的晶體管數量每過(guò)18個(gè)月就會(huì )翻一番，過(guò)去20年，不管是和FPGA廠(chǎng)商還是ASIC廠(chǎng)商都在遵循在這個(gè)定律的發(fā)展，隨著(zhù)微電子技術(shù)更深入地改變人們的生活，摩爾定律似乎成了芯片技術(shù)發(fā)展的約束-----如何更早地實(shí)現裸眼3D電視?如何更快地提升無(wú)線(xiàn)通信帶寬?如何實(shí)現低功耗高速存儲?沒(méi)有更強大的芯片推出，這些愿景從提出到實(shí)現需要漫長(cháng)的時(shí)間，現在，賽靈思公司提出的2.5D堆疊硅片互聯(lián)SSI)技術(shù)有望破除摩爾定律的魔咒，并有望徹底改變IC產(chǎn)業(yè)的游戲規則!

　　Vitex7-2000T FPGA---超越摩爾定律的產(chǎn)物

　　今天，賽靈思公司全球同步宣布推出首批28nm Vitex7-2000T FPGA，這是利用2.5D堆疊硅片互聯(lián)打造的全球容量最大的FPGA，它有195萬(wàn)個(gè)邏輯門(mén)，68億個(gè)晶體管，單從晶體管數量上來(lái)說(shuō)它也是世界最大的半導體芯片!它的運算能力是1.5TMACs ，其容量是同類(lèi)產(chǎn)品的兩倍，這個(gè)技術(shù)讓FPGA的發(fā)展超越了摩爾定律，“這是一個(gè)可以game change的技術(shù)!”賽靈思全球高級副總裁亞太區執行總裁湯立人評價(jià)道。

　　“你可以把它想象成一個(gè)巨大的處理平面，它可以處理海量的信息，它有2000個(gè)DSP，單個(gè)FPGA實(shí)現180,000MIPS指令，它就像一個(gè)超級計算機!而它的功耗只有19W!”賽靈思公司產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)總監Brent Przybus強調。“未來(lái)我們還會(huì )推出針對某些特定應用的版本，例如我們已經(jīng)推出了Virtex-7 XT和Virtex-7 HT，它們分別增加了高速收發(fā)器的數量，峰值帶寬超過(guò)2.5Tbps!”

　　這一強大的FPGA讓許多需要2年后完成的酷炫產(chǎn)品提前面市了!“例如目前大家看好的全視角裸眼3D電視技術(shù)，這種全視角裸眼3D需要電視分析觀(guān)看者的視角，然后對內容針對視角進(jìn)行處理，現在還沒(méi)有強大的ASIC可以處理這些海量信息，但是Vitex7-2000T的推出，讓實(shí)現不在遙遠。”湯立人指出，“預計明年初就將有真正全視角3D裸眼電視推出了。”

　　他舉例稱(chēng)，有某無(wú)線(xiàn)廠(chǎng)商3年前規劃產(chǎn)品時(shí)，提出的需求是需要2000萬(wàn)門(mén)的ASIC，性能要達到Tb級別、功耗預算為30瓦，開(kāi)發(fā)時(shí)間為2年，但是，現在3年過(guò)去了，該產(chǎn)品的開(kāi)發(fā)現狀是采用多芯片方案，不但需要ASIC，更需要兩塊Virtex-5完成處理，而且功耗高達70瓦!這還沒(méi)有計算因項目延長(cháng)造成的資金投入和市場(chǎng)損失，“如果采用Vitex7-2000T FPGA，同樣可以完成規劃目標，但是功耗要低于30瓦、而開(kāi)發(fā)時(shí)間僅為ASIC的1/3!上市時(shí)間等于縮短了2年!這給廠(chǎng)商帶來(lái)的好處大家都可以想象到!” 湯立人強調，“所以Vitex7-2000T FPGA推出后廣受客戶(hù)歡迎，目前我們有2000個(gè)design in !而且已經(jīng)有基于Vitex7-2000T的產(chǎn)品出貨了!”


                           賽靈思Vitex7產(chǎn)品特性一覽

　　2.5D芯片堆疊與3D芯片堆疊的糾結

　　3D芯片堆疊的概念已經(jīng)提出了很多年，但是如何實(shí)現3D芯片一直是產(chǎn)業(yè)在探討的難題，目前，真正實(shí)現3D芯片的只有mems芯片，“我們認為從目前的芯片到真正的3D芯片還需要數年的時(shí)間，而2.5D芯片堆疊是個(gè)不錯發(fā)展方向，會(huì )延續很久。”湯立人指出。“而賽靈思能完成2.5D芯片堆疊，也是得益于其獨特7系列獨特的架構，這種架構可以支持FPGA進(jìn)行方便的伸縮，如果沒(méi)有這種獨特的架構，很難采用這種堆疊互聯(lián)技術(shù)。”

　　所謂2.5D是指在無(wú)源器件上堆疊有源芯片，而3D芯片是指在有源芯片上堆疊有源芯片，賽靈思打造的2.5D堆疊技術(shù)是在無(wú)源硅中介層上并排幾個(gè)硅切片(有源切片)，該切片再由穿過(guò)中階層的金屬連接，中介層在每個(gè)芯片間提供10000多個(gè)高速互聯(lián)，這與PCB上不同IC通過(guò)金屬導線(xiàn)互聯(lián)通信類(lèi)似，這個(gè)架構的特點(diǎn)是，Vitex7-2000T雖然有4個(gè)切片組成，但設計人員功過(guò)賽靈思的設計工具可以將其看作一款大型FPGA進(jìn)行操作和開(kāi)發(fā)。

　　堆疊硅片互聯(lián)技術(shù)封裝示意圖

　　很多人擔心由此引發(fā)的熱管理問(wèn)題，對此，湯立人解釋說(shuō)由于中階層是無(wú)源的，所以除了FPGA芯片本身有功耗外沒(méi)有其他熱問(wèn)題，它其實(shí)就是一個(gè)單芯片器件，不用特殊的降溫設計。而由于其內部采用AMBA以及AXI4高速互聯(lián)總線(xiàn)，內部互聯(lián)產(chǎn)生的功耗遠小于四個(gè)器件外部互聯(lián)方式產(chǎn)生的熱量，所以采用2.5D堆疊技術(shù)的FPGA所產(chǎn)生的功耗要遠低于四個(gè)單獨器件的功耗。

　　另外，采用SSI封裝架構的內應力小于同樣大小的單片式倒裝片BGA封裝，因為中介層能有效分解堆積的內壓力，所以這種封裝還提升了芯片的熱機械性能。

　　湯立人透露賽靈思早在2006年就開(kāi)始堆疊芯片互聯(lián)技術(shù)的研發(fā)，以后不斷在90nm、65nm、28nm工藝上進(jìn)行集成和模塊化開(kāi)發(fā)，終于今天正式推出28nm 堆疊工藝技術(shù)的FPGA，這真可謂5年磨一劍，而這個(gè)技術(shù)也為整個(gè)半導體產(chǎn)業(yè)帶來(lái)福音，“2.5D芯片堆疊互聯(lián)技術(shù)也可以用于其他IC產(chǎn)品，我們認為這個(gè)技術(shù)會(huì )不斷演進(jìn)下去，直到數年后3D堆疊技術(shù)成熟后它還會(huì )有自己的生命力。”湯立人表示，“2.5D堆疊技術(shù)未來(lái)會(huì )從目前的同構系統向異構系統發(fā)展，這意味著(zhù)利用堆疊技術(shù)可以把不同類(lèi)型的器件集成進(jìn)去。在我們的堆疊中，FPGA采用的是28nm工藝，而無(wú)源中介采用的是65nm工藝，這意味著(zhù)什么?顯然，未來(lái)，采用2.5D堆疊技術(shù)工藝，可以給高工藝的FPGA集成更多其它工藝器件，比如65nm的模擬器件，40nm的memory等等。”

　　SEMICO更預測FPGA未來(lái)會(huì )集成標準單元、分立器件、多核處理器、光學(xué)器件等等，到那時(shí)，FPGA會(huì )變成什么? 發(fā)揮你的想象力吧!

　　賽靈思全球高級副總裁亞太區執行總裁湯立人(中)、賽靈思亞太區上銷(xiāo)售與市場(chǎng)總監張宇清(左)與賽靈思公司產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)總監Brent Przybus(右)

　　賽靈思亞太區上銷(xiāo)售與市場(chǎng)總監張宇清指出：“Vitex7-2000T FPGA的推出給ASIC原型開(kāi)發(fā)帶來(lái)提升，原來(lái)64個(gè)FPGA完成13個(gè)ASIC模擬驗證，而且只能進(jìn)行10套軟件系統的開(kāi)發(fā)，而現在只要16個(gè)Vitex7-2000T FPGA就可以完成13個(gè)大型ASIC模擬驗證，并進(jìn)行200套系統軟件開(kāi)發(fā)，這在A(yíng)SIC設計效率的提升是非常驚人!”這其中有趣的現象是ASIC的設計效率提升得益于FPGA的發(fā)展，而FPGA又在不斷取代高端ASIC，“因為隨著(zhù)工藝的演進(jìn)，高端ASIC的風(fēng)險和成本驚人，例如28nm的NRE費用就達4000萬(wàn)美元，這還不算芯片修改的費用，而用28nm FPGA， NRE費用是零!”張宇清舉例道，“另外，ASIC和FPGA各有其發(fā)展市場(chǎng)，也不能對立的看待，不能用簡(jiǎn)單的取代來(lái)看兩個(gè)產(chǎn)品。”

　　前天，臺積電宣布28nm工藝正式量產(chǎn)，共有5家廠(chǎng)商量產(chǎn)，其中FPGA廠(chǎng)家就有兩家，隨著(zhù)工藝技術(shù)的高速發(fā)展，一個(gè)以FPGA為引領(lǐng)者的時(shí)代到來(lái)了!