FPGA入門(mén)知識

　　背景

　　目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設計，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現代 IC 設計驗證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現一些基本的邏輯門(mén)電路(比如AND、OR、XOR、NOT)或者更復雜一些的組合功能比如解碼器或數學(xué)方程式。在大多數的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。

　　系統設計師可以根據需要通過(guò)可編輯的連接把FPGA內部的邏輯塊連接起來(lái)，就好像一個(gè)電路試驗板被放在了一個(gè)芯片里。一個(gè)出廠(chǎng)后的成品FPGA的邏輯塊和連接可以按照設計者而改變，所以FPGA可以完成所需要的邏輯功能。

　　FPGA一般來(lái)說(shuō)比ASIC(專(zhuān)用集成芯片)的速度要慢，無(wú)法完成復雜的設計，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來(lái)改正程序中的錯誤和更便宜的造價(jià)。廠(chǎng)商也可能會(huì )提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設計的開(kāi)發(fā)是在普通的FPGA上完成的，然后將設計轉移到一個(gè)類(lèi)似于A(yíng)SIC的芯片上。另外一種方法是用CPLD(復雜可編程邏輯器件備)。

　　CPLD與FPGA的關(guān)系

　　早在1980年代中期，FPGA已經(jīng)在PLD設備中扎根。CPLD和FPGA包括了一些相對大數量的可編輯邏輯單元。CPLD邏輯門(mén)的密度在幾千到幾萬(wàn)個(gè)邏輯單元之間，而FPGA通常是在幾萬(wàn)到幾百萬(wàn)。

　　CPLD和FPGA的主要區別是他們的系統結構。CPLD是一個(gè)有點(diǎn)限制性的結構。這個(gè)結構由一個(gè)或者多個(gè)可編輯的結果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結果是缺乏編輯靈活性，但是卻有可以預計的延遲時(shí)間和邏輯單元對連接單元高比率的優(yōu)點(diǎn)。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結構卻復雜的多。

　　CPLD和FPGA另外一個(gè)區別是大多數的FPGA含有高層次的內置模塊(比如加法器和乘法器)和內置的記憶體。因此一個(gè)有關(guān)的重要區別是很多新的FPGA支持完全的或者部分的系統內重新配置。允許他們的設計隨著(zhù)系統升級或者動(dòng)態(tài)重新配置而改變。一些FPGA可以讓設備的一部分重新編輯而其他部分繼續正常運行。

　　基本特點(diǎn)

　　1)采用FPGA設計ASIC電路(專(zhuān)用集成電路)，用戶(hù)不需要投片生產(chǎn)，就能得到合用的芯片。

　　2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。

　　3)FPGA內部有豐富的觸發(fā)器和I/O引腳。

　　4)FPGA是ASIC電路中設計周期最短、開(kāi)發(fā)費用最低、風(fēng)險最小的器件之一。

　　5) FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。