手把手課堂:Xilinx FPGA設計時(shí)序約束指南

　　作為賽靈思用戶(hù)論壇的定期訪(fǎng)客，我注意到新用戶(hù)往往對時(shí)序收斂以及如何使用時(shí)序約束來(lái)達到時(shí)序收斂感到困惑。為幫助 FPGA設計新手實(shí)現時(shí)序收斂，讓我們來(lái)深入了解時(shí)序約束以及如何利用時(shí)序約束實(shí)現FPGA 設計的最優(yōu)結果。

　　何為時(shí)序約束？

　　為保證設計的成功，設計人員必須確保設計能在特定時(shí)限內完成指定任務(wù)。要實(shí)現這個(gè)目的，我們可將時(shí)序約束應用于連線(xiàn)中——從某 FPGA 元件到 FPGA 內部或 FPGA 所在 PCB 上后續元件輸入的一條或多條路徑。

　　在 FPGA 設計中主要有四種類(lèi)型的時(shí)序約束：PERIOD、OFFSET IN、OFFSET OUT 以及 FROM: TO（多周期）約束。

　　PERIOD 約束與建組

　　每個(gè)同步設計要有至少一個(gè)PERIOD 約束（時(shí)鐘周期規格），這是最基本的約束類(lèi)型，指定了時(shí)鐘周期及其占空比。若設計中有不止一個(gè)時(shí)鐘，則每個(gè)時(shí)鐘都有自己的 PERIOD 約束。PERIOD約束決定了我們如何進(jìn)行布線(xiàn)，來(lái)滿(mǎn)足設計正常工作的時(shí)序要求。

　　為簡(jiǎn)化時(shí)序約束應用過(guò)程，常?？蓪⒕哂蓄?lèi)似屬性的連線(xiàn)分組為一組總線(xiàn)或一組控制線(xiàn)。這樣做有助于完成正確為設計約束定義優(yōu)先級這一關(guān)鍵步驟。

　　設計約束優(yōu)先次序排列

　　若設計有多重約束，則需進(jìn)行優(yōu)先次序排列。一般來(lái)說(shuō)，約束的一般性越強，其優(yōu)先級越低。相反，約束的針對性越強，其優(yōu)先級越高。舉例來(lái)說(shuō)，時(shí)鐘網(wǎng)絡(luò )上的某個(gè)一般性 PERIOD 約束將被特定網(wǎng)絡(luò )的具有更高優(yōu)先級的 FROM: TO 約束所覆蓋。

　　特定 FROM: TO（或 FROM: THRU:TO）約束在時(shí)鐘域內任意網(wǎng)絡(luò )中的重要性均高于一般性約束。

　　為便于進(jìn)行約束的優(yōu)先級排列，可運行賽靈思時(shí)序分析器（ISE® Design Suite中的靜態(tài)時(shí)序分析工具），并生成時(shí)序規格迭代報告，即常說(shuō)的 .tsi 報告。該報告說(shuō)明了各約束間是如何迭代的，以及該工具如何為各約束設置默認優(yōu)先級。

　　采用 PRIORITY 約束關(guān)鍵詞可手動(dòng)設置任一時(shí)序約束的優(yōu)先級并使其優(yōu)先于默認的或預先設定的優(yōu)先級。這對同一路徑上的兩個(gè)或多個(gè)時(shí)序約束發(fā)生沖突時(shí)尤為有用。這里的優(yōu)先級指的是同一路徑上有兩個(gè)或多個(gè)時(shí)序約束時(shí)，該應用哪一個(gè)。其余的低優(yōu)先級約束則被忽略。優(yōu)先級可在 -10 ~ +10 的范圍內設置。

　　PRIORITY 值越低，優(yōu)先級越高。注意該值不會(huì )影響到哪些路徑應率先布局和走線(xiàn)，只有當優(yōu)先級相同的兩個(gè)約束出現在同一路徑上時(shí)，它才會(huì )影響由哪個(gè)約束控制該路徑。

　　下面將以 PERIOD 只控制從同步元件到同步元件之間的網(wǎng)絡(luò )，如 FFS 到FFS 為例來(lái)進(jìn)一步介紹（約束以藍色顯示如下）：

　　創(chuàng )建名為 tnm_clk20 的 TIMEGRP（時(shí)序分組），包含網(wǎng)絡(luò ) clk20 驅動(dòng)的所有下游同步組件。這些同步元件間的所有路徑均受時(shí)序規格“TS_clk20: 20ns”（同步元件到同步元件 20 納秒的時(shí)間要求）的約束。“HIGH 50%”指 clk20 的占空比為50/50。

　　在第二個(gè)例子中，我們使用 FROM:TO 約束來(lái)定義對兩個(gè)分組間路徑的要求，即：

　　該命令的作用是告知工具，確保數據從時(shí)序分組“my_from_grp”包含的元件到“my_to_grp”的元件所用時(shí)間為 40納秒。時(shí)序分析器仍將計算從源分組到目標分組的時(shí)鐘偏移，不過(guò)若時(shí)鐘關(guān)聯(lián)，則優(yōu)先級較低。也可使用如下預定義分組：