手把手課堂:Xilinx FPGA設計時(shí)序約束指南

　　在 macro1 宏中的所有 LATCHES都放在名為 latchgroup 的分組中。類(lèi)似的，在約束“INST mymac TNM=RAMS memories”中，所有 mymac 宏中的RAMS 都將放在稱(chēng)為 memories 的分組中。且在以下約束中：

　　所有在 t e s t e r 宏中的 PADS、LATCHES、RAMS 及 FFS 都將放在名為 coverall 的分組中。相關(guān)的約束指南將包含完整的預定義分組列表。

　　簡(jiǎn)潔至上

　　一般而言，約束的數量越少越好。復雜的約束引發(fā)的問(wèn)題往往比解決的要多。另外，部分路徑或網(wǎng)絡(luò )是非關(guān)鍵性的，可對這些網(wǎng)絡(luò )不使用約束。TIG（時(shí)序忽略）約束用于清除對無(wú)需關(guān)注的路徑，或從虛假路徑上移除約束。以下為常見(jiàn) TIG：

　　這條約束告知工具無(wú)需約束該路徑。這條的作用很重要，它可使工具不必在不關(guān)注的路徑上花費精力去滿(mǎn)足時(shí)序要求。在時(shí)序約束時(shí)忽略此路徑可縮短工具運行時(shí)間，提升所關(guān)注的路徑上的時(shí)序質(zhì)量。也可搭配“FROM: TO”約束來(lái)使用“TIG”，如下所示：

　　賽靈思有大量寶貴的關(guān)于時(shí)序約束的資源，其中最值得一讀的，我已在以下參考文獻中列出。若您有更深入的問(wèn)題，請隨時(shí)與我聯(lián)系。我邀請您參加賽靈思社區論壇，該論壇可為 您的一些FPGA 設計中最棘手的問(wèn)題提供充分的解答。

　　參考文獻：

　　《約束指南》：UCF、PCF、HDL 約束語(yǔ)法， http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/cgd.pdf 。

　　《時(shí)序約束用戶(hù)指南》：如何約束設計的概念信息， http://www.xilinx.com/support/documentation/sw_manuals/xilinx11/ug612.pdf 。