基于FPGA的PPM系統設計與實(shí)現

　　摘要：給出了脈沖位置調制(PPM)系統的設計方案，并基于FPGA通過(guò)簡(jiǎn)明的Verilog代碼實(shí)現了該設計，時(shí)序仿真結果驗證了所設計的系統能夠滿(mǎn)足PPM系統的要求，并在滿(mǎn)足一定性能需求的情況下消耗了較少的邏輯資源。

　　關(guān)鍵詞：PPM;FPGA;Verilog HDL;時(shí)序仿真

　　引言

　　作為一種新型的通信技術(shù)，脈沖位置調制(PPM)系統依靠其編碼簡(jiǎn)單、傳輸效率高等優(yōu)點(diǎn)，已廣泛應用于超寬帶移動(dòng)通信、光通信、機載設備的空地數據鏈等諸多領(lǐng)域，同時(shí)PPM信號的調制和解調對整個(gè)通信系統的性能影響很大。

　　本文主要介紹了在QuartusII集成開(kāi)發(fā)環(huán)境下，充分發(fā)揮數字設計的優(yōu)勢[1]，利用Verilog HDL實(shí)現PPM系統，并通過(guò)時(shí)序仿真結果來(lái)驗證設計方案。

　　PPM系統設計

　　PPM是利用脈沖的相對位置來(lái)傳遞信息的一種調制方式，其基本原理就是將碼元信息表示在一個(gè)幀時(shí)間段內的某個(gè)時(shí)隙上，若一個(gè)碼元由n比特組成，該幀時(shí)間段含M個(gè)長(cháng)度為t的時(shí)隙，則2^n=M。將n比特位編碼后對應成某個(gè)時(shí)隙上的脈沖來(lái)傳輸該碼元信息，而該幀時(shí)間段內的其他時(shí)隙上則無(wú)脈沖，從而產(chǎn)生PPM信號。通常幀時(shí)間段還包含一個(gè)保護時(shí)間間隔Tp ，則系統的比特率為n/(M×t+Tp)。圖1即為一幀16-PPM信號示意圖，其中的脈沖則表示了當前碼元(0111)所對應的時(shí)隙。

　　PPM系統的主要原理相對簡(jiǎn)單，所以可將重點(diǎn)放在代碼編寫(xiě)和系統實(shí)現方面。設計過(guò)程中最重要的是各個(gè)模塊之間的接口設計，競爭冒險現象的避免等。

　　為透徹理解PPM系統原理及其本質(zhì)，簡(jiǎn)化PPM系統的設計，故在本文所設計的PPM系統中暫不考慮保護時(shí)間間隔Tp，同時(shí)取M=4，即設計一個(gè)4-PPM系統，以便于通過(guò)仿真來(lái)驗證系統性能。

　　調制系統

　　通過(guò)上述原理介紹，可知PPM信號的調制實(shí)際上是一個(gè)計數輸出脈沖的過(guò)程[2]，對時(shí)隙信號進(jìn)行計數，當它跟調制數據相等時(shí)就在相應的時(shí)隙輸出高電平“1”，其他時(shí)隙均輸出低電平“0”。

　　圖2是PPM調制系統的框圖，主要由串/并轉換、4分頻器、比較器、窄脈沖形成器、整形輸出等5個(gè)模塊。其中，串/并轉換模塊主要完成對輸入比特流的二進(jìn)制編碼[3];4分頻器用于生成幀時(shí)間段內的4個(gè)時(shí)隙;比較器完成對上述兩模塊輸出的高低對應位的匹配比較;窄脈沖形成器用于對比較器的輸出做成型濾波，限制PPM脈沖的帶寬，從而減小該PPM脈沖對相鄰頻帶內信號造成的干擾;整形電路僅用D觸發(fā)器實(shí)現，主要功能是鎖存PPM窄脈沖，與時(shí)鐘同步，從而避免競爭冒險現象[3~4]。

　　解調系統

　　在設計PPM解調系統時(shí)，考慮到PPM信號的產(chǎn)生原理，不難發(fā)現當輸入比特流為連續的“1”串或連續的“0”串時(shí)，PPM信號脈沖的間隔保持恒定，為4個(gè)時(shí)鐘周期。而只有在輸入比特流從“1”變?yōu)?ldquo;0”或者從“0”變?yōu)?ldquo;1”時(shí)，PPM信號脈沖的間隔才會(huì )發(fā)生變化[5]。所以可根據接收到的PPM信號脈沖間隔的不同來(lái)完成解調，判斷原輸入比特是“1”還是“0”。

　　根據上述解調模型，可設計PPM解調系統框圖如圖3所示，主要由時(shí)鐘提取電路、脈沖位置檢測電路、譯碼器、整形輸出等模塊構成。其中，時(shí)鐘提取電路包括時(shí)隙同步[6]、幀同步和字同步[7]等，為簡(jiǎn)單起見(jiàn)，在本設計中省略了時(shí)鐘提取模塊。脈沖位置檢測電路主要包括最短脈沖位置檢測、最長(cháng)脈沖位置檢測。值得注意的是，在檢測最短脈沖位置時(shí)，需要移位兩個(gè)時(shí)鐘周期后再和原PPM信號相與才能判別出其位置，這是因為當數據信號從“1”變?yōu)?ldquo;0”的過(guò)渡階段，表示“1”的PPM信號前沿和表示“0”的PPM信號前沿間距為2個(gè)時(shí)鐘周期。同樣，整形輸出模塊也是依靠觸發(fā)器來(lái)鎖存數據，完成整形。