新型雷達數字電路便攜式自動(dòng)測試系統設計
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
(2) MERGE混合芯片簇(U3)：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路(還可以含有一些中間級的模擬電路)。MERGE的思路與(1)類(lèi)似，模型的驗證可通過(guò)將一組確定的測試矢量集APPLY至MI(Model Input)，經(jīng)過(guò)確定的時(shí)間延遲，通過(guò)在MO(Model Output)將采集到的響應信號與寄存器中存貯的期望值相比較的方法實(shí)現測試。
本文引用地址：http://dyxdggzs.com/article/109083.htm(3) MERGE BSEC(邊界掃描擴展卡)，通過(guò)BSEC實(shí)現對BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進(jìn)行邊界掃描測試。測試時(shí)，將待測BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當作邊界掃描芯片簇，通過(guò)MERGE方法，將BUT、接口電路、邊界掃描擴展卡電路虛擬成為一個(gè)含邊界掃描芯片的BUT，具體實(shí)現與(1)、(2)類(lèi)似。
測試系統硬件設計
為了減輕系統整機的重量，便于運輸及攜帶，本測試系統前端設備采用筆記本計算機作為主體來(lái)完成系統功能的實(shí)現和人機界面的交互[3]，同時(shí)內配GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源(Agilent 6600)及BS Interface Pod模塊。整個(gè)硬件設計的核心為BSEC、JTAG-Control-PCI-USB控制器及BS Interface Pod模塊。其系統硬件框圖如圖2所示。
邊界掃描擴展卡
MERGE邊界掃描擴展卡采用符合IEEE 1149.1邊界掃描標準的可測試性設計方案，應用5片XILINX公司的XC95144芯片構建完整的從TDI至TDO的邊界掃描鏈路，其中掃描鏈路的上游電路及下游電路采用74ACQ244對信號進(jìn)行緩沖及整形，以增強上游電路的扇出能力，同時(shí)整板的邊緣連接器采用了牢固可靠、抗腐蝕的歐式Eurocard結構形式的連接器，保證測試信號穩定、可靠。原理圖如圖 3所示。
JTAG-Control-PCI-USB控制器
JTAG-Control-PCI-USB控制器是測試系統筆記本記算機與被測試單元(BUT)進(jìn)行信號控制的主要部件，實(shí)現工控機并行控制指令和數據向符合邊界掃描測試協(xié)議的串行指令和數據的轉換。電路采用DSP+CPLD的電路設計模式，DSP芯片采用TI公司的TMS320LF2407A，運行速度可高達40MIPS、具有至少544字的在片雙訪(fǎng)問(wèn)存儲器DARAM、2K大小的在片單訪(fǎng)問(wèn)存儲器SARAM，32K的片內程序存儲器FLASH;CPLD選用ALTERA公司的MAX7000S系列的EPM71285，其集成度為600~5000可用門(mén)、有32~256個(gè)宏單元和36~155個(gè)用戶(hù)自定義I/O引腳、其3.3V的I/O電平與DSP芯片端口電平兼容、并可通過(guò)符合工業(yè)標準的I/O引腳JTAG接口實(shí)現在線(xiàn)編程及調試。JTAG-Control-PCI-USB控制器是PCI/IEEE 1149.1標準的主控單元，當與BS Interface Pod結合使用時(shí)，控制IEEE 1149.1標準自適應測試總線(xiàn)及與之相適應的離散信號。同時(shí)，該控制器還可控制施加到測試總線(xiàn)上負責JTAG-Control-PCI-USB控制器與BS Interface Pod進(jìn)行通訊的低電壓差分信號(基于TIA /EIA-644及IEEE 1596.3標準)。
評論