Tensilica90納米工藝流程下實(shí)現全面支持

　　可配置處理器內核供應商TensilicaÒ公司宣布增加了其自動(dòng)可配置處理器內核的設計方法學(xué)以面對90納米工藝下普通集成電路設計的挑戰。這些增加支持Cadence公司和Synosys公司的工具的最新能力，包括自動(dòng)生成物理設計流程腳本，這些腳本可以大幅降低功耗，自動(dòng)輸入用戶(hù)定義的功耗結構以及支持串繞分析。

　　“90納米設計代表了IC設計工程師所面臨的最重要的新挑戰，”Tensilica公司市場(chǎng)副總裁Steve Roddy指出，“通過(guò)針對同級別最佳（best-in-class）的設計工具進(jìn)行的腳本開(kāi)發(fā)的自動(dòng)化，我們可以加速客戶(hù)設計的面市”。

　　迎接90納米的挑戰

　　90納米硅工藝的一個(gè)巨大挑戰是動(dòng)態(tài)功耗上升的非常顯著(zhù)。為此，Tensilica公司利用Synopsys公司的Power Compiler™的低功耗優(yōu)化能力，同時(shí)在Xtensa LX內核和所有設計者自定義的擴展功能中自動(dòng)的插入精細度時(shí)鐘門(mén)控，從而降低動(dòng)態(tài)功耗。
另一個(gè)90納米硅工藝帶來(lái)的挑戰是電源軌（power rails）上大幅度的電壓降(IR drop)。新的自動(dòng)生成的Xtensa布線(xiàn)腳本可以自動(dòng)的將設計者自定義的功耗結構輸入到布線(xiàn)工具中去。

　　互連線(xiàn)的寄生效應是第三個(gè)90納米硅工藝的挑戰。決定所有深亞微米技術(shù)的信號延遲的互連線(xiàn)，受到布線(xiàn)寄生效應的嚴重影響。所以，互連線(xiàn)模型的精確性是一個(gè)關(guān)鍵的輸入。新的可自動(dòng)生成的Xtensa 處理器布線(xiàn)腳本也可以自動(dòng)的將電氣參數從特定工具的工藝文件輸入到更好的寄生效應模型中。
串繞的避免和時(shí)鐘歪斜/插入是90納米工藝下關(guān)鍵的設計要求。Tensilica公司的新腳本能夠自動(dòng)的支持Cadence公司用來(lái)做串繞分析的CeltIC工具。在Synopsys公司的Astro和Cadence公司SoC Encounter工具中的布圖布線(xiàn)工具中，Tensilica公司的新腳本通過(guò)使用“有用歪斜模式（useful skew modes）”來(lái)實(shí)現可達到的最大時(shí)鐘速率。