<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 業(yè)界動(dòng)態(tài) > 賽靈思40nm Virtex-6 FPGA系列通過(guò)全生產(chǎn)驗證

賽靈思40nm Virtex-6 FPGA系列通過(guò)全生產(chǎn)驗證

作者: 時(shí)間:2010-01-21 來(lái)源:電子產(chǎn)品世界 收藏

  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(, Inc. )與全球領(lǐng)先的半導體代工廠(chǎng)商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共同宣布,采用聯(lián)華電子高性能工藝的®-6 ,已經(jīng)完全通過(guò)生產(chǎn)前的驗證。這是雙方工程團隊為進(jìn)一步提升良率、增強可靠性并縮短生產(chǎn)周期而努力合作的成果。-6系列通過(guò)生產(chǎn)驗證, 意味著(zhù)聯(lián)華電子繼2009年3月發(fā)布首批基于工藝的器件后,正式將該工藝轉入量產(chǎn)。

本文引用地址:http://dyxdggzs.com/article/105401.htm

  “對于我們長(cháng)期代工合作伙伴聯(lián)華電子持續的執行能力, 我們給予高度評價(jià),”賽靈思首席執行官(CEO)兼總裁Moshe Gavrielov 表示,“在此之前,通過(guò)雙方長(cháng)期的密切合作,我們已經(jīng)成功量產(chǎn)了幾代業(yè)界領(lǐng)先的系列。”

  “今天所取得的成功, 是聯(lián)華電子和賽靈思公司長(cháng)期以來(lái)共同推出眾多領(lǐng)先產(chǎn)品系列的一個(gè)延續。”聯(lián)華電子首席執行官(CEO)孫世偉博士表示,“今天40nm -6系列獲得量產(chǎn)驗證, 正是我們對賽靈思公司持續承諾和兩家公司長(cháng)期合作伙伴關(guān)系的體現。”

  采用第三代 ASMBL™ 架構的Virtex-6 FPGA系列,和其它競爭者的40nm FPGA產(chǎn)品相比,性能提高15%,功耗降低50%。其核心運作電壓為1.0v,同時(shí)還備有0.9v的低功耗方案選項,另外還擁有新一代開(kāi)發(fā)工具ISE®設計套件11版本和Virtex-5 系列FPGA已有的廣泛IP庫的支持,確保提高研發(fā)生產(chǎn)力, 并順利進(jìn)行設計移植。

  “Virtex-6 FPGA系列達到這一量產(chǎn)的里程碑點(diǎn),意味著(zhù)我們已經(jīng)具有穩定并且可預測的良率, 可以確實(shí)地滿(mǎn)足我們的客戶(hù)不斷增長(cháng)的需求。”賽靈思公司全球質(zhì)量管理和新產(chǎn)品導入資深副總裁湯立人 (Vincent Tong)表示,“這一切都離不開(kāi)聯(lián)華電子的努力合作。通過(guò)采用賽靈思的新一代FPGA診斷工具與聯(lián)華電子的快速信息轉換學(xué)習工具(info-turn yield learning vehicles),我們在40nm工藝上實(shí)現了產(chǎn)品良率和品質(zhì)的顯著(zhù)提高。”

  湯立人先生還表示,Virtex-6系列的成功驗證還歸功于早期的合作接觸、可制造性導向設計和有效的測試工具程序(test vehicle process)。通過(guò)之前幾代產(chǎn)品的緊密合作所學(xué)習到的經(jīng)驗,賽靈思與聯(lián)華電子工程團隊成功地將Virtex-6系列的發(fā)布到量產(chǎn)周期較Virtex-5系列整整縮短了一個(gè)季度——三個(gè)月。

  “Virtex-6順利獲得生產(chǎn)驗證,是賽靈思與聯(lián)華電子雙方工程師們密切合作,克服40nm高性能技術(shù)巨大挑戰的成果。”聯(lián)華電子先進(jìn)技術(shù)開(kāi)發(fā)處副總裁簡(jiǎn)山杰(S.C. Chien)表示,“在與賽靈思公司合作的過(guò)程中,聯(lián)華電子投入了大量的工程人才與資源,如根據對方的產(chǎn)品要求定制器件的規格,為獲得更穩定的良率提供可制造性導向設計(DFM),為提高質(zhì)量而采用快速信息轉移工具(fast info-turn vehicle),另外還提供了快速診斷方法。這一里程碑事件令人振奮,是對我們雙方努力合作的回報。”

  由聯(lián)華電子獨立開(kāi)發(fā)的45/40nm制造工藝,在12層重要層中采用了精密的浸沒(méi)式光刻(immersion lithography)技術(shù),同時(shí)集成了其它最新的先進(jìn)技術(shù),如超淺層接面(ultra-shallow junction)技術(shù)、嵌入式硅鍺(embedded silicon-germanium)技術(shù)、多項遷移率提升技術(shù)(mobility enhancement techniques) 與超低K電介質(zhì)(ultra low-k dielectrics)技術(shù)等。目前,已有數家客戶(hù)采用聯(lián)華電子的45/40nm工藝生產(chǎn)其產(chǎn)品,并已有數千片芯片發(fā)貨。

  Virtex-6系列是目標設計平臺的可編程芯片基礎,可提供集成的軟硬件組件,使工程師在開(kāi)發(fā)周期一開(kāi)始便可專(zhuān)注于創(chuàng )新。Virtex-6 FPGA系列包括三大領(lǐng)域優(yōu)化的FPGA平臺,提供六大不同特征組合,包括DSP單元、存儲器模塊和支持高達11.2Gb/s速率的串行收發(fā)器, 以滿(mǎn)足各種客戶(hù)的應用需求。目前九款Virtex-6系列基礎器件中的六款已經(jīng)開(kāi)始供貨。預計所有九款器件將在2010年的第二季度末全部進(jìn)入量產(chǎn)。

fpga相關(guān)文章:fpga是什么




關(guān)鍵詞: Xilinx 40nm Virtex FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>