利用CMOS技術(shù)實(shí)現pH-ISFET

摘要：在對離子敏場(chǎng)效應晶體管（ISFET）基本結構及電學(xué)特性分析的基礎上，提出了一種基于CMOS技術(shù)實(shí)現ISFET與信號處理電路集成化的設計方法。模擬仿真的結果表明，所采用的ISFET/MOSFET“互補對”結構的信號讀取電路形式能夠抑制“溫漂”和克服“硅襯底體效應”對器件測量靈敏度的影響，是一種適用于ISFET集成設計的信號讀取方式。
關(guān)鍵詞：離子敏場(chǎng)效應晶體管；CMOS工藝；自對準；體效應
中圖分類(lèi)號：TP212.6 文獻標識碼：A 文章編號：1003-353X(2004)12-0056-04

A Integrated pH-ISFET Sensor With CMOS Technology
YANG Zhen1,2,YAN Yong-hong1,QI Liang-jie1
(1.Dept. of Applied Physics,Hunan Univ.,Changsha 410082,China; 
2.Suzhou-CAS IC Design Center,Suzhou 215021,China)

Abstract ：Based on the ISFET structure and electronic characteristics, a method integrating the ISFET and signal process circuit realized in an standard CMOS technology are presented. The simulation result shows that complementary ISFET/MOSFET pair can eliminate temperature drift and Si substrate bulk effect, which proves it is a suitable readout circuit for ISFET integration.
Key words：ISFET；CMOS technology；self-aligned；bulk effect



　　1 引言

　　離子敏場(chǎng)效應晶體管作為測量溶液離子組分及濃度的敏感元件，相對當前應用于醫療診斷檢測的離子電極選擇技術(shù)（ISE）具有體積小、全固態(tài)、低功耗和便于集成的優(yōu)點(diǎn)[1]。鑒于目前各類(lèi)傳感器的研制趨向于微型化﹑集成化和智能化的發(fā)展方向，將ISFET傳感器的敏感單元與信號讀取電路集成于同一芯片也就成為了業(yè)界對此類(lèi)傳感器的研究熱點(diǎn)。ISFET器件與MOSFET結構極其相似，而CMOS工藝已經(jīng)成為微電子工業(yè)的主流制造工藝；因此,利用CMOS技術(shù)，便可實(shí)現ISFET與信號處理電路及其他敏感單元的陣列集成。

　　2 ISFET器件結構及電學(xué)特性

　　ISFET是離子敏感、選擇電極制造技術(shù)與固態(tài)微電子學(xué)相結合的產(chǎn)物。最初，此類(lèi)半導體器件由MOSFET改良而成（金屬柵或多晶硅被離子敏感膜代替）[2], 比較兩者結構如圖1所示。

　　使用時(shí)，離子敏感膜和電解質(zhì)溶液共同形成器件的柵極，溶液與敏感膜之間產(chǎn)生的電化學(xué)勢ψ，將使FET的閾值電壓VTh發(fā)生調制效應，使溝道電導發(fā)生變化[3]。選取不同的敏感膜可以檢測不同離子的濃度（如K+，Na+，Ca2+，Cl-，H+，Br-等）。目前研究最為成熟的是對H+敏感膜的研究，通常選取的材料有SiO2，Si3N4，Al2O3或Ta2O5等[4]，都能對溶液pH值的變化產(chǎn)生比較靈敏的響應。
以Si3N4為敏感材料的n溝道ISFET的VTh受pH影響的表達式為[5]（暫時(shí)忽略襯底體效應的影響）

（1）
而n溝道MOSFET的閾值電壓為
VTh(n)=φES--2φf(shuō) （2）

　　上述兩式中，φES為與電極相連的電介質(zhì)與半導體之間的功函數；Qss是絕緣體與半導體界面的單位面積的表面態(tài)電荷密度；Qsc是半導體溝道耗盡區域單位面積的電荷；φf(shuō)是體硅的費米勢；S是pH敏感層的靈敏系數。此外，pHpzc是ISFET絕緣層零電荷的pH值。盡管ISFET與MOSFET閾值電壓不盡相同，但是相似的物理結構決定了兩者具有相同的電學(xué)特性方程[5]。

當工作于飽和區時(shí) 
Ids= (Vgs-VTh)2 (3) 
當工作于線(xiàn)性區時(shí)
Ids=β[(Vgs-VTh)Vds-Vds2/2] (4)

　　3 ISFET器件的CMOS工藝實(shí)現

　　采用多晶硅柵的“自對準效應”定義FET結構的源漏區是標準CMOS工藝的主要特征。通過(guò)對ISFET器件與MOSFET器件的結構比較，可發(fā)現前者的柵極只是在氧化層（SiO2）上淀積一層敏感膜(而沒(méi)有多晶硅)，這就限制了CMOS工藝的使用。多年前，研究人員就已經(jīng)提出了以CMOS工藝實(shí)現ISFET器件的方法[6]，但是都必須對標準的CMOS工藝流程作進(jìn)一步的改進(jìn)，除需要增加“掩膜版”外還必須改變工藝環(huán)境，這就大大增加了制作成本。最近,J.bausells提出了一種借助未改進(jìn)CMOS工藝實(shí)現ISFET器件的方法，仍舊使用多晶硅的自對準效應定義源漏區，但保留“多晶硅”并使其與金屬層相連作為懸浮電極，而頂部的敏感材料借助這種“懸浮柵”結構與“柵氧”相連，橫截面如圖2 。 

　　由于氮化硅（Si3N4）或硅氧氮化合物（SiOxNy）具有很低的過(guò)孔密度，因此，在CMOS工藝中，被采納用作鈍化保護層。在本設計方案中把Si3N4作為H+敏感層淀積于器件表面的敏感窗口區域。采用上述“懸浮柵”結構，Bausells制作了五種不同幾何形狀的ISFET器件[1]，并對閾值電壓做了測試比較，發(fā)現漏源區呈“叉指狀”的器件能夠在較小的區域范圍內獲得到較大的跨導。因此，“叉指”形狀的器件成為本設計所采用的結構形式，如圖3。

　　因為n溝道器件比p溝道器件具有更高的電荷遷移率，因此本設計是在p型硅襯底材料（100晶向，電阻率為8～12Ω