HBM4規范定型：最高32Gb、16層TSV堆棧，6.4Gbps！

近日，標準組織JEDEC固態(tài)技術(shù)協(xié)會(huì )公布了新一代的高帶寬內存HBM4的標準制定即將完成。HBM4 旨在超越當前發(fā)布的 HBM3 標準，進(jìn)一步提高數據處理速率，同時(shí)保持更高帶寬、更低功耗以及增加每個(gè)芯片和/或堆棧容量等基本功能。這些進(jìn)步對于需要高效處理大型數據集和復雜計算的應用程序至關(guān)重要，包括生成式人工智能 （AI）、高性能計算、高端顯卡和服務(wù)器。

具體來(lái)說(shuō)，與 HBM3 相比，HBM4 將每個(gè)堆棧的通道數增加一倍，并具有更大的物理占用空間。為了支持器件兼容性，該標準確保單個(gè)控制器可以在需要時(shí)同時(shí)使用 HBM3 和 HBM4。不同的配置將需要不同的轉接板來(lái)適應不同的封裝。HBM4 將指定 24 Gb 和 32 Gb 容量密度，并可選擇支持 4 層、8 層、12 層和 16 層 TSV 堆棧。該委員會(huì )已就高達 6.4 Gbps 的速度達成了初步協(xié)議，并且正在討論更高的頻率。

值得注意的是，英偉達（NVIDIA）已經(jīng)宣布為其下一代 Rubin AI 加速器配備HBM4。

HBM大廠(chǎng)SK海力士此前曾表示，他們計劃將存儲器和邏輯半導體集成到單個(gè)封裝中，這意味著(zhù)不需要額外的封裝技術(shù)，并且考慮到單個(gè)芯片將更接近這種實(shí)現，它將被證明具有更高的性能效率。為了實(shí)現這一目標，SK海力士計劃建立一個(gè)戰略“三角聯(lián)盟”，這將涉及臺積電的半導體和英偉達的產(chǎn)品設計，從而產(chǎn)生可能具有革命性的最終產(chǎn)品。

編輯：芯智訊-林子