FD-SOI，卷土重來(lái)

來(lái)源：半導體行業(yè)觀(guān)察

如今談起晶圓工藝，大家提及的往往是日趨成熟的Fin-FET，抑或是尚出于完善階段的GAA，臺積電、三星、英特爾……無(wú)數廠(chǎng)商都在為了這兩種工藝前后奔忙，不過(guò)卻鮮少有人知曉另一種與Fin-FET齊名的工藝。

2000年，著(zhù)名的“FinFET”之父胡正明在美國加州大學(xué)領(lǐng)導了一個(gè)研究小組，當時(shí)大家已經(jīng)對摩爾定律的未來(lái)感到悲觀(guān)，而他們的研究目標就是再續摩爾定律，讓CMOS技術(shù)拓展到25nm及以下領(lǐng)域。

當時(shí)的研究發(fā)現，當柵極長(cháng)度逼近20nm大關(guān)時(shí)，對電流控制能力急劇下降，漏電率相應提高，傳統的平面MOSFET結構中，不再適用舊技術(shù)，到2010年時(shí)，Bulk CMOS（體硅）工藝技術(shù)會(huì )在20nm走到盡頭。

胡正明在當時(shí)想到了兩種解決方法，其中一種方法是將窄通道像鯊魚(yú)鰭一樣在基片上方垂直延伸，柵極可以三面環(huán)繞通道，而不是僅在通道上方，從而讓柵極更好地控制電荷的流動(dòng)。這種結構被稱(chēng)為FinFET。

而另一種想法卻截然不同，是在晶體管下面的硅中埋入一絕緣層，使電荷難以溜過(guò)柵極。這種設計后來(lái)被稱(chēng)為全耗盡絕緣體上硅FD-SOI（fully depleted silicon-on-insulator）。

這項技術(shù)主要依賴(lài)于兩項技術(shù)創(chuàng )新。首先，在襯底上面制作一個(gè)超薄的埋氧層。然后，用一個(gè)非常薄的硅膜制作晶體管溝道。因為溝道非常薄，無(wú)需對通道進(jìn)行摻雜工序，耗盡層充滿(mǎn)整個(gè)溝道區，即全耗盡型晶體管。

從結構上看，FD-SOI晶體管的靜電特性?xún)?yōu)于傳統體硅技術(shù)。埋氧層可以降低源極和漏極之間的寄生電容，還能有效地抑制電子從源極流向漏極，從而大幅降低導致性能下降的漏電流。由于FD-SOI晶體管結構及其超薄絕緣層，偏置電路的效率更高。而且，埋氧層的存在允許施加更高的偏置電壓，使晶體管動(dòng)態(tài)控制取得突破性進(jìn)步。

2011年，英特爾推出其第一代FinFET工藝產(chǎn)品——22nm的Ive Bridge處理器，2013年11月，臺積電成功試產(chǎn)16nm FinFET，同時(shí)期的FD-SOI卻還停留在相對小眾的階段。

不過(guò)，隨著(zhù)制程工藝的不斷迭代，FD-SOI在近兩年又成為了大家的焦點(diǎn)，甚至還屢屢登上了半導體新聞的版面，到底是誰(shuí)帶火了這項工藝呢 ？

    受益于物聯(lián)網(wǎng)的FD-SOI

早期的 FD-SOI 技術(shù)缺少商用的FD-SOI 襯底，直到2006 年 Soitec 研發(fā)出滿(mǎn)足商用的高質(zhì)量 FD-SOI 襯底之后，意法半導體聯(lián)合 Leti、Soitec 開(kāi)發(fā)出基于 28nm 節點(diǎn)的 FD-SOI 晶體管，實(shí)現了真正的 FD-SOI 器件的制備。

不過(guò)雖然取得了一定的關(guān)鍵技術(shù)突破，但沒(méi)有出現具有市場(chǎng)競爭力的產(chǎn)品，代表性的僅是 Oki Electric 采用 FD-SOI 技術(shù)開(kāi)發(fā)出用于低功耗手表的微控制器，但在2007 年 SOI 聯(lián)盟成立后，也有越來(lái)越多公司選擇FD-SOI 技術(shù)，開(kāi)始逐步走向商業(yè)化的道路。

而近兩年物聯(lián)網(wǎng)市場(chǎng)的火熱，也為FD-SOI催生出了更多應用機會(huì )。

事實(shí)上，即使在摩爾定律近年受到壓力之前，數字的擴展效益也往往優(yōu)于模擬，新的結構往往會(huì )引入寄生效應和工藝變化，從而增加模擬設計人員的難度，而這種情況在塊狀 CMOS 中尤為明顯，通常被歸類(lèi)為 SCE（短溝道效應）。

當今的 SoC 設計大多是數字設計，因此模擬設計人員和模擬 IP 提供商必須采用對數字 客戶(hù)最有意義的工藝進(jìn)行設計，截至目前，Bulk CMOS 仍是當今的主流工藝，歷來(lái)是低成本的選擇，而突然轉到FinFET 技術(shù)上，不僅是技術(shù)挑戰，也是一項經(jīng)濟挑戰，對于生命周期較短、產(chǎn)量較小的產(chǎn)品來(lái)說(shuō)，成本已經(jīng)高昂到難以承受的地步。

而物聯(lián)網(wǎng)市場(chǎng)的出現開(kāi)辟了一系列大型垂直市場(chǎng)——消費、工業(yè)、醫療、智能家居和可穿戴設備，新一代物聯(lián)網(wǎng)產(chǎn)品需要將上市時(shí)間、低功耗、片上閃存、互連 IO 和射頻/模擬進(jìn)行適當組合，與FinFET 相比，FD-SOI 提供了實(shí)現更高性能、更低功耗、更低成本的組合，更加經(jīng)濟實(shí)惠的它開(kāi)始受到重視，重新出現在了大家的視線(xiàn)當中。

回顧2016年，面對研發(fā)和資本投入成本呈指數級別增長(cháng)的情況，眾多代工廠(chǎng)的客戶(hù)群正在面臨一場(chǎng)重大抉擇。當時(shí)，眾多Fabless公司都表示采用FinFET技術(shù)的成本太高，而且模擬和混合信號設計不太需要FinFET。

作為參照，彼時(shí)的16nm/14nm芯片的平均設計成本約為8000萬(wàn)美元，而28nm平面技術(shù)（以Bulk CMOS為代表）的平均設計成本為3000萬(wàn)美元。

美國類(lèi)芯片設計公司 Sigma Designs當時(shí)表示，綜合考慮到產(chǎn)品的性能、功耗、上市周期等等，他們不會(huì )走FinFET路線(xiàn)。對于很多主打物聯(lián)網(wǎng)和射頻芯片的公司來(lái)講，28nm成為了當時(shí)性?xún)r(jià)比最高的開(kāi)發(fā)平臺。

如此看來(lái)，FD-SOI有望承接FinFET拱手讓出的龐大市場(chǎng)，不過(guò)盡管格芯聯(lián)手ST，NXP等大力發(fā)展這項技術(shù)，還拉攏了三星、索尼、瑞薩等作為盟友，但在28nm工藝節點(diǎn)上，臺積電在生態(tài)圈和技術(shù)成熟度上的優(yōu)勢實(shí)在太大，這也導致了FD-SOI在成本控制上依舊不夠理想。

簡(jiǎn)單來(lái)講，沒(méi)有足夠的生產(chǎn)規模，導致原本的成本優(yōu)勢被消弭，尤其是在臺積電推出了28ULP CMOS低功耗技術(shù)后，用FD-SOI能做的，臺積電不用FD-SOI也能做得到，價(jià)格反而更具優(yōu)勢，這一點(diǎn)對于采用FD-SOI技術(shù)的廠(chǎng)商來(lái)說(shuō)尤為致命。

但展望未來(lái)，越來(lái)越多的廠(chǎng)商開(kāi)始支持FD-SOI，一旦形成集群效應，不止是28nm和22nm這樣的成熟，下探至10nm都會(huì )具備一定的成本優(yōu)勢，而物聯(lián)網(wǎng)市場(chǎng)也能受益于此，用更低功耗的芯片完成更復雜的工作。

    FD-SOI技術(shù)的優(yōu)越性

目前，SOI技術(shù)根據埋氧化層 (BOX) 的厚度和溝道單晶硅的厚度分為兩種類(lèi)型：部分耗盡型 SOI (PD-SOI) 和完全耗盡型 SOI (FD-SOI)，我們可以從三星電子的一篇技術(shù)文章分析中一瞥這兩種SOI類(lèi)型的優(yōu)劣之初。

PD-SOI 即傳統的SOI技術(shù)，適用于功率器件等模擬產(chǎn)品，溝道的單晶硅厚度在 50nm-100nm 之間，BOX 的厚度在 100-200nm 之間,與體型晶體管相比，它的優(yōu)點(diǎn)是能阻斷通過(guò)結點(diǎn)的漏電流，同時(shí)還能減少源極、漏極和本體之間產(chǎn)生的電容。

但PD-SOI的劣勢也相當明顯，基底上沒(méi)有施加電壓，因此會(huì )產(chǎn)生浮體效應。電子向漏極移動(dòng)，但熱載流子效應產(chǎn)生的空穴卻無(wú)處可去，只能積聚在溝道硅中。這就導致在溝道硅上施加正電壓，從而產(chǎn)生磁滯現象--鐵磁材料的磁化滯后于磁場(chǎng)的變化--與初始運行前的狀態(tài)相比，器件運行后的特性發(fā)生了變化。此外，當累積的空穴數量達到一定水平時(shí)，正電壓會(huì )降低器件的閾值電壓（Vth），導致器件關(guān)斷時(shí)的關(guān)斷電流增大，當漏極電流從 Vth 降低處突然增大時(shí)，就會(huì )產(chǎn)生扭結效應。

而FD-SOI相較于PD-SOI來(lái)說(shuō)，它的結構種具有超薄的溝道硅，被稱(chēng)為超薄體 (UTB) SOI，主體厚度約為 10 納米，BOX 厚度為 20-25 納米。溝道硅的薄度使其成為全耗盡器件（FDD）成為可能，從而形成一個(gè)完全耗盡的電荷層。

在 FDD 中，柵極對溝道的控制能力更強，可以減少短溝道效應，即隨著(zhù)源極和漏極之間的距離減小，溝道中的漏電流會(huì )增大。一般來(lái)說(shuō)，FDD 的關(guān)鍵方法是減少溝道硅的厚度。也有類(lèi)似的技術(shù)，例如鰭式場(chǎng)效應晶體管（FinFET）或全柵極（GAA），但由于其三維結構，復雜性較高，而 FD-SOI 具有二維平面結構，技術(shù)難度相對較小，可以更快推出。

而Vth 是柵極上的電壓，用于開(kāi)啟晶體管，因此高 Vth 需要更大的柵極電壓才能保持器件開(kāi)啟，而低 Vth 則會(huì )導致溝道漏電流在不完全關(guān)斷狀態(tài)下流動(dòng)。這就是將 Vth 保持在合理水平的原因。

FD-SOI的優(yōu)勢也正在于此，柵極對溝道的更好控制，從而減少短溝道效應，最終無(wú)需摻雜來(lái)彌補 Vth 值的下降，或者至少可以將摻雜濃度降至較低水平。這可以提高載流子的遷移率，因為載流子和雜質(zhì)之間的散射（由于摻雜）被阻止了，它還能減少隨著(zhù)雜質(zhì)數量的增加而出現的隨機摻雜波動(dòng)引起的 Vth 波動(dòng)。

不過(guò)，FD-SOI 目前確實(shí)存在自熱效應的限制。由于用于絕緣的 BOX 是一種極好的絕緣體（SiO2），因此很難將運行過(guò)程中產(chǎn)生的熱量散發(fā)出去。因此，本體溫度會(huì )升高，器件的遷移率會(huì )降低，從而導致溝道電流減小。

總體來(lái)說(shuō)，FD-SOI很好地解決了PD-SOI之中存在的既有問(wèn)題，且由于是平面工藝，不需要花費更多成本來(lái)進(jìn)行遷移，是未來(lái)功率半導體向前發(fā)展的最合適選擇之一。

     那些FD-SOI廠(chǎng)商

首先需要明確的是，目前全球有三家公司具備FD-SOI代工能力，分別是意法半導體、三星和格芯。

先來(lái)說(shuō)意法半導體，2012年，意法半導體宣布其克羅勒工廠(chǎng)已經(jīng)具備28nm FD-SOI制程量產(chǎn)能力，是首個(gè)商業(yè)化代工FD-SOI的公司，其分別于2012年和2014年將FDSOI工藝授權給格芯和三星。

2018年，意法半導體宣布選定格芯22nm FD-SOI技術(shù)平臺，采用格芯可量產(chǎn)的22FDX工藝和生態(tài)系統，為未來(lái)智能系統提供第二代FD-SOI解決方案，與格芯在FD-SOI技術(shù)的發(fā)展上基本達成了一致。

再來(lái)說(shuō)GF格芯，作為FD-SOI制造技術(shù)的推動(dòng)者，獲得意法半導體授權后，2017年在原來(lái)的基礎上發(fā)布了22 nm FD-SOI代工平臺，截至2020年年底已實(shí)現營(yíng)收45 億美元，交付芯片超過(guò)3.5 億顆。

2018年，格芯投產(chǎn)12 nm FD-SOI代工平臺，該平臺生產(chǎn)的產(chǎn)品幾乎擁有10 nm FinFET 工藝產(chǎn)品同等的性能，功耗和生產(chǎn)成本比16 nm FinFET工藝產(chǎn)品還低，需要注意的是，格芯曾宣布將獨立開(kāi)發(fā)7nm制程FD-SOI技術(shù)，但之前已宣布正式放棄。

值得一提的是，在去年7月，ST和GF聯(lián)合宣布，雙方將在法國克羅爾現有的意法半導體 300 毫米工廠(chǎng)附近創(chuàng )建一家新的聯(lián)合運營(yíng)的 300 毫米半導體制造工廠(chǎng)。該工廠(chǎng)的目標是到 2026 年全面提高產(chǎn)能，全面擴建時(shí)每年生產(chǎn) 620,000 片 300 毫米晶圓（約 42% ST 和約 58% GF）。按照他們在公告中所說(shuō)，這個(gè)新設施將支持多種技術(shù)，特別是基于 FD-SOI 的技術(shù)，并將涵蓋多種變體。其中包括格芯市場(chǎng)領(lǐng)先的 FDX 技術(shù)和意法半導體低至 18 納米的綜合技術(shù)路線(xiàn)圖，預計在未來(lái)幾十年內，汽車(chē)、物聯(lián)網(wǎng)和移動(dòng)應用對這些技術(shù)的需求仍然很高。

“我們的客戶(hù)正在尋求廣泛訪(fǎng)問(wèn) 22FDX 汽車(chē)和工業(yè)應用的能力。新工廠(chǎng)將包括 GF 專(zhuān)用代工產(chǎn)能，為我們的客戶(hù)提供 GF 的獨特創(chuàng )新，并將由 GF 人員進(jìn)行現場(chǎng)管理。此次聯(lián)合運營(yíng)的新制造產(chǎn)能擴張利用了意法半導體克羅爾斯現有的設施基礎設施，使格芯能夠加速我們的增長(cháng)，同時(shí)受益于規模經(jīng)濟，以高度資本效率的方式在我們差異化的 22FDX 平臺上提供額外的產(chǎn)能，該平臺已出貨超過(guò) 10 億顆芯片。通過(guò)這個(gè)合作，我們將擴大格芯在歐洲動(dòng)態(tài)技術(shù)生態(tài)系統中的影響力，并鞏固我們作為歐洲領(lǐng)先半導體代工廠(chǎng)的地位?！备裥臼紫瘓绦泄?Thomas Caulfield 博士說(shuō)道。

最后是三星，2014年，三星與意法半導體簽訂28nm FD-SOI技術(shù)多資源制造全方位合作協(xié)議，授權三星在芯片量產(chǎn)中利用意法半導體的FD-SOI技術(shù)。同年，三星成功量產(chǎn)8Mb eMRAM，并利用28nm FD-SOI，在2019年成功量產(chǎn)首款商用eMRAM。

2019年，在三星推出首款商用eMRAM的同時(shí)即表示，MCU將是eMRAM的主要應用方向之一，未來(lái)將繼續擴大其嵌入式非易失性?xún)却娈a(chǎn)品，其中包括1gb eMRAM測試芯片，并計劃使用其18FDS工藝制造eMRAM，以及更先進(jìn)的基于FinFET的節點(diǎn)。

雖然格芯放棄了7nm FD-SOI，但歐洲尤其是法國并不想放棄這項目前自身尚處于領(lǐng)先地位的技術(shù)。

此外，據報道，法國CEA-Leti正計劃新建一條工藝引導線(xiàn)，基于全耗盡絕緣體上硅(FD-SOI)技術(shù)開(kāi)發(fā)10納米低功耗工藝技術(shù)模塊，該技術(shù)未來(lái)將進(jìn)一步向7納米拓展。該機構透露，FD-SOI新一代工藝將與18、22和28nm的現有設計兼容，并且還將包括嵌入式非易失性存儲器(eNVM)工藝，該項目由法國政府獨立于《歐盟芯片法案》提供資金。

在這些廠(chǎng)商的推動(dòng)下，FD-SOI，迎來(lái)了新的契機。

-End-