本應用報告首先給出了降壓式開(kāi)關(guān)電路（buck）在上管開(kāi)通瞬間的的一個(gè)等效諧振回路模型。根據該模型推導出使得開(kāi)關(guān)振鈴最小化的阻容緩沖電路（snubber）的參數計算公式，并結合參數公式給出了一套 snubber 電路的快速設計方法，最后以 LM5119 的 EVM 為例給出了 snubber的設計過(guò)程和結果。1、Buck 電路中snubber 的引入和參數計算1.1、Snubber 電路的引入由于寄生參數的存在，開(kāi)關(guān)電源電路在開(kāi)關(guān)動(dòng)作瞬間會(huì )產(chǎn)生開(kāi)關(guān)振鈴。Figure 1 為 buck 電路開(kāi)關(guān)節點(diǎn)（兩個(gè)開(kāi)關(guān)與電感交匯點(diǎn)）的典型波形，可見(jiàn)在上管開(kāi)通瞬間都有不同程度的振鈴。
振鈴的存在，可能使得開(kāi)關(guān)管承受的電壓超過(guò)其耐壓值而發(fā)生擊穿；另一方面，開(kāi)關(guān)振鈴為遠超開(kāi)關(guān)頻率的高頻振鈴，并伴隨很高的 dV/dt，會(huì )帶來(lái)傳導和輻射的 EMI 問(wèn)題，可能會(huì )使得終端產(chǎn)品不能通過(guò) EMI 標準測試，更嚴重時(shí)甚至會(huì )干擾開(kāi)關(guān)電源自身的信號電路或臨近的其他功能電路的正常工作。所以盡可能地抑制開(kāi)關(guān)振鈴是開(kāi)關(guān)電源設計中一個(gè)很重要的環(huán)節。常見(jiàn)的措施，包括布線(xiàn)的優(yōu)化減小線(xiàn)路寄生參數；選用二極管反向特性好的器件；降低開(kāi)關(guān)速度；在振鈴回路中放置 snubber 等。其中，snubber 是最為常用的手段，特別是在以上其他措施因客觀(guān)因素的限制而不能達到最佳效果時(shí)。Snubber 不僅能改變振鈴頻率，同時(shí)其電容效應會(huì )降低開(kāi)關(guān)節點(diǎn)的 dV/dt，從而有效抑制 EMI。本文以 LM5119 為實(shí)例討論buck 電路的 snubber 的相關(guān)問(wèn)題，但同樣的設計思路和方法可以推導到其他非隔離拓撲中。1.2、包含寄生參數的振鈴回路等效Figure 2 展示了包含主要寄生電感和電容的 buck 電路，RC snubber（R 和 Csnub）放置在開(kāi)關(guān)節點(diǎn)和GND 節點(diǎn)之間。該電路主要用來(lái)抑制上管開(kāi)通瞬間的振鈴，而該振鈴正是絕大多數過(guò)壓?jiǎn)?wèn)題和 EMI 問(wèn)題的源泉。
首先由于開(kāi)關(guān)過(guò)程在極短時(shí)間（從數個(gè)納秒至數十個(gè)納秒）完成，在此過(guò)程中電感 L 的電流幾乎不變，故 L 和 Lp2（包括串聯(lián)的 Lp6）不參與振鈴。其次，在振鈴使得幅值超過(guò) Vi后，上管 MOSFET 的溝道已完全打開(kāi)，CQ被短路，也不參與振鈴。故最終的振鈴回路由圖 3 左虛線(xiàn)方框中電路組成。該電路可等效成圖 3 中 LC 諧振電路，新的 LR和 CR為 Lp1、Lp5，Lp3, Lp4, CD等所有參與振鈴的寄生感容的復合值。通常 Snubber 的 Csnub取值在數 nF 以上，在振鈴頻率 fR（加了 snubber 后）下的阻抗很小。以Csnub=2.2nF, fR=150MHz 為例，阻抗為 1/(j*2πfR*Csnub)=-0.48j?。而 R 一般在數歐姆以上，故 figure 3左可進(jìn)一步近似等效為 figure 3 右。
1.3、等效模型下的 snubber 參數計算由 figure 3 電路，可得到：故為使電路電路為阻尼振鈴，R 的取值為：Figure 4 給出了不同電阻值的仿真對比。仿真條件為：Lp1=Lp5=10nH，Lp3=Lp4=2nH, Csnub=10nF，CD=200pF
同時(shí)，Csnub越大，在 RC snubber并聯(lián)到CR后，實(shí)際等效的 CR會(huì )更大，意味著(zhù)同樣的阻尼電阻對振鈴抑制效果越好。Figure 5 給出了在相同 R（R=2.2Ohm，其他電路寄生參數如前文）下，不同 Csnub的仿真結果。電容越大，抑制振鈴振幅效果越好。而且當電容達到一定程度大小以后，電容的增加給振鈴抑制的效果并不顯著(zhù)，比如圖 x 中 2500pF 和 3500pF 對應的振幅對比。究其原因，在 RCsnubber 支路，電路電抗為 R+1/(j*2πfR*Csnub)，當 C 達到使得 1/(j*2πfR*Csnub)<<R 時(shí)，此后 C 的進(jìn)一步增大對電路幾乎忽略不計。
另一個(gè)不能忽略的方面是，Csnub越大，buck 電路的損耗會(huì )越大，效率會(huì )越差。損耗包括兩個(gè)方面。式（3）為 snubber 電阻上的損耗，可知該損耗正比于電容容值。Figure 6 為上管開(kāi)通瞬間的驅動(dòng)電壓和MOSFET 上電流電壓對應關(guān)系。
式（4）為 MOSFET 開(kāi)關(guān)損耗(包括開(kāi)通和關(guān)斷損耗，并假設開(kāi)通關(guān)斷時(shí)間一致)，因為其中 t2 隨 Csnub的增大而增大，開(kāi)關(guān)損耗也隨之增大?？梢?jiàn)，從較小損耗的角度，電容越小越好。設計者需要在控制功耗和抑制振鈴之間找到較好的平衡。
2、一種實(shí)用快捷的 snubber 設計方法2.1、設計步驟根據以上的討論，下文給出一個(gè)基于上文討論等效模型的實(shí)用快捷的緩沖電路設計方法。第一步，需要確定圖 figure 3 中的 LR和 CR。首先測量初始振鈴頻率。然后在 snubber 將要放置的位置上，放置一個(gè) Cadd，如圖 7 所示，因此新的可測得的振鈴頻率表達式為：以上兩式中，僅 LR和 CR為未知量，故可通過(guò)兩式聯(lián)立，解得 LR和 CR.
第二步，選取合適的 R 值使得 R 值近似于：
注意，電阻的封裝應考慮散熱。使得電阻功率等級大于電阻上損耗。電阻損耗表達式為，
第三步，選擇合適的電容值 Csnub。如前文所說(shuō)，電容值的選擇是振幅抑制和控制損耗的折中?？蛇x擇以式（11）作為起點(diǎn)，根據損耗情況和振幅抑制效果，進(jìn)行進(jìn)一步的調整：增大電容抑制振幅，減小電容提高效率。
2.2、LM5119 EVM 緩沖電路設計實(shí)例以 LM5119 EVM 為例，測試條件為 VIN=16V， VOUT=10V， IOUT=1A。第一步，通過(guò)示波器讀出開(kāi)關(guān)上升沿波形，如 figure 8?？芍?，f1=93MHz。
在 EVM 原有的空置的snubber 位置上增加一個(gè)新的 220pF 的電容后。新的波形如 figure 9，f2=75MHz。故可解得 LR=7.5nH，CR=387pF。
由式(9)得：
故可取 R=2.2 歐姆再由式（11）。選擇接近的 Csnub=3.3nF。最后得到的振鈴波形如 figure 10 所示，可見(jiàn)振鈴幅度大大減弱。另外，值得注意的是，該實(shí)驗結果效果比仿真結果略差。主要原因是 snubber 本身也會(huì )導入寄生電感，削弱了 snubber 的效果。因此在實(shí)際的操作中，snubber 電路需要盡量選擇高頻特性好的電阻電容。
*博客內容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀(guān)點(diǎn)，如有侵權請聯(lián)系工作人員刪除。
加入技術(shù)交流群
