華為開(kāi)發(fā)出芯片堆疊技術(shù)方案？官方回應：謠言

來(lái)源：新浪財經(jīng)

3月14日晚間消息，針對網(wǎng)絡(luò )上流傳的華為開(kāi)發(fā)出芯片堆疊技術(shù)方案的通知，華為方面回應稱(chēng)，通知為仿冒，屬于謠言。

近日，網(wǎng)絡(luò )上流傳的一份通知稱(chēng)，華為宣布，已經(jīng)成功開(kāi)發(fā)出芯片堆疊技術(shù)方案。

另外，還有傳言稱(chēng)華為的芯片堆疊方案，可以在14nm制程下實(shí)現7nm水平，屬于曲線(xiàn)救國。

對于該通知，華為稱(chēng)為仿冒，屬于謠言。

華為3D芯片堆疊專(zhuān)利解讀

據報道，華為已開(kāi)發(fā)了（并申請了專(zhuān)利）一種芯片堆疊工藝，該工藝有望比現有的芯片堆疊方法便宜得多。該技術(shù)將幫助華為繼續使用較老的成熟工藝技術(shù)開(kāi)發(fā)更快的芯片。 

唯一的問(wèn)題是華為是否真的可以利用其創(chuàng )新，因為沒(méi)有美國政府的出口許可證，代工廠(chǎng)無(wú)法為該公司生產(chǎn)芯片。但至少華為自己當然相信它可以，特別是考慮到這項技術(shù)可以為基于不受美國如此嚴厲限制的舊節點(diǎn)的芯片提供性能提升。 

保持競爭力的一種方式

我們將在下面詳細介紹這項新技術(shù)，但重要的是要了解華為為什么要開(kāi)發(fā)這項新技術(shù)。

由于美國政府將華為及其芯片設計子公司海思列入黑名單，現在要求所有制造芯片的公司申請出口許可證，因為所有半導體生產(chǎn)都涉及美國開(kāi)發(fā)的技術(shù)，華為無(wú)法進(jìn)入任何先進(jìn)節點(diǎn)（例如臺積電的N5)，因此必須依賴(lài)成熟的工藝技術(shù)。

為此，華為前任總裁郭平表示，創(chuàng )新的芯片封裝和小芯片互連技術(shù)，尤其是 3D 堆疊，是公司在其 SoC 中投入更多晶體管并獲得競爭力所需性能的一種方式。因此，該公司投資于專(zhuān)有的封裝和互連方法（例如其獲得專(zhuān)利的方法）是非常有意義的。 

“以 3D 混合鍵合技術(shù)為代表的微納米技術(shù)將成為擴展摩爾定律的主要手段，”郭說(shuō)。

華為高層表示，由于現代領(lǐng)先的制程技術(shù)進(jìn)展相對緩慢，2.5D或3D封裝的多芯片設計是芯片設計人員不斷在產(chǎn)品中投入更多晶體管，以滿(mǎn)足他們客戶(hù)在新功能和性能的預期，這也成為了產(chǎn)業(yè)界采用的一個(gè)普遍方式。因此，華為前董事長(cháng)強調，華為將繼續投資于內部設計的面積增強和堆疊技術(shù)。 

華為在新聞發(fā)布會(huì )上公開(kāi)發(fā)表的聲明清楚地表明，公司旨在為其即將推出的產(chǎn)品使用其混合無(wú) TSV 3D 堆疊方法（或者可能是類(lèi)似且更主流的方法）。主要問(wèn)題是該方法是否需要美國政府可能認為最先進(jìn)且不授予出口許可證的任何工具或技術(shù)（畢竟，大多數晶圓廠(chǎng)工具使用源自美國的技術(shù)）。也就是說(shuō)，我們是否會(huì )看到一家代工廠(chǎng)使用華為的專(zhuān)利方法為華為制造 3D 小芯片封裝，這還有待觀(guān)察。但至少華為擁有一項獨特的廉價(jià) 3D 堆疊技術(shù)，即使無(wú)法使用最新節點(diǎn)，也可以幫助其保持競爭力。

無(wú)過(guò)孔堆疊

創(chuàng )新的芯片封裝和多芯片互連技術(shù)將在未來(lái)幾年成為領(lǐng)先處理器的關(guān)鍵，因此所有主要芯片開(kāi)發(fā)商和制造商現在都擁有自己專(zhuān)有的芯片封裝和互連方法。

芯片制造商通常使用兩種封裝和互連方法：2.5D 封裝為彼此相鄰的小芯片實(shí)現高密度/高帶寬的封裝內互連，3D 封裝通過(guò)將不同的小芯片堆疊在一起使處理器更小. 然而，3D 封裝通常需要相當復雜的布線(xiàn)，因為小芯片需要通信并且必須使用 TSV 提供電力。 

雖然 TSV 已在芯片制造中使用了十多年，但它們增加了封裝過(guò)程的復雜性和成本，因此華為決定發(fā)明一種不使用 TSV 的替代解決方案。華為專(zhuān)家設計的本質(zhì)上是 2.5D 和 3D 堆疊的混合體，因為兩個(gè)小芯片在封裝內相互重疊，節省空間，但不像經(jīng)典 3D 封裝那樣完全疊放。 

重疊的 3D 堆疊

華為的方法使用小芯片的重疊部分來(lái)建立邏輯互連。同時(shí)，兩個(gè)或更多小芯片仍然有自己的電力傳輸引腳，使用各種方法連接到自己的再分配層 (RDL)。但是，雖然華為的專(zhuān)利技術(shù)避免使用 TSV，但實(shí)施起來(lái)并不容易且便宜。

（圖片來(lái)源：華為）

華為的流程涉及在連接到另一個(gè)（或其他）之前將其中一個(gè)小芯片倒置。它還需要構建至少兩個(gè)重新分配層來(lái)提供電力（例如，兩個(gè)小芯片意味著(zhù)兩個(gè) RDL，三個(gè)小芯片仍然可以使用兩個(gè) RDL，所以四個(gè)，請參閱文章末尾的專(zhuān)利文檔以了解詳細信息），這并不是特別便宜，因為它增加了幾個(gè)額外的工藝步驟。好消息是其中一個(gè)芯片的再分配層可以用來(lái)連接內存等東西，從而節省空間。

事實(shí)上，華為的混合 3D 堆疊方式可以說(shuō)比其他公司傳統的 2.5D 和 3D 封裝技術(shù)更通用。例如，很難將兩個(gè)或三個(gè)耗電且熱的邏輯裸片堆疊在一起，因為冷卻這樣的堆棧將非常復雜（這最終可能意味著(zhù)對時(shí)鐘和性能的妥協(xié)）。華為的方法增加了堆棧的表面尺寸，從而簡(jiǎn)化了冷卻。同時(shí)，堆棧仍然小于 2.5D 封裝，這對于智能手機、筆記本電腦或平板電腦等移動(dòng)應用程序很重要。

從產(chǎn)業(yè)來(lái)看，其他半導體合同制造商（臺積電、GlobalFoundries）、集成設計制造商（英特爾、三星），甚至可以使用領(lǐng)先的晶圓廠(chǎng)工具和工藝技術(shù)的無(wú)晶圓廠(chǎng)芯片開(kāi)發(fā)商（AMD）也開(kāi)發(fā)了自己的 2.5D 和 3D 小芯片堆疊和互連方法為他們的客戶(hù)或他們未來(lái)的產(chǎn)品提供服務(wù)。因此，華為只是順勢而為。