讓芯片設計和堆積木一樣簡(jiǎn)單，EDA2.0正走在正確的軌道上

集成電路產(chǎn)業(yè)正在經(jīng)歷一個(gè)技術(shù)進(jìn)步和創(chuàng )新浪潮的復興時(shí)期。人工智能（AI）、5G、自動(dòng)駕駛、大數據（Big Data）等新興領(lǐng)域技術(shù)的不斷發(fā)展給芯片設計帶來(lái)全新的挑戰：算力提升、功耗降低、上市周期加快、成本降低等等。

芯片設計是一個(gè)巨大且復雜的工程，包括數字與模擬電路設計、物理后端設計、封裝設計、可測性設計等。作為世界上最復雜精密的制造業(yè)，IC設計無(wú)疑是最頂端、技術(shù)密度含量最高的產(chǎn)業(yè)。

工欲善其事，必先利其器。在沒(méi)有誕生EDA（電子設計自動(dòng)化，Electronic Design Automation）工具前，開(kāi)發(fā)者只能以人工畫(huà)圖的方式進(jìn)行電路設計。隨著(zhù)IC不斷向高集成度、高速度、低功耗、高性能發(fā)展，沒(méi)有高可靠性的計算機輔助設計手段，完成包含上億晶體管的大規模集成電路設計是不可能的?？梢哉f(shuō)有了EDA工具，才有了超大規模集成電路設計的可能。

EDA工具真正起步于1980年代，1983年誕生了第一個(gè)工作站平臺apollo；近40年的發(fā)展，EDA工具幾乎涵蓋了集成電路的方方面面，從硬件描述語(yǔ)言（Hardware Description Language，HDL）到邏輯仿真工具（Logic Simulation），從邏輯綜合（Logic Synthesis）到自動(dòng)布局布線(xiàn)系統（Auto Place & Route）；從物理設計規則檢查（design rule check/DRC & electrical rule check/ERC）到電路圖版圖比對（Layout versus Schematic，LVS）到芯片的制造測試。

隨著(zhù)芯片集成度的提高和性能的多元化，設計要求變得越來(lái)越復雜，開(kāi)發(fā)者拿到設計要求之后的工作便是將一個(gè)較為復雜的設計劃分成若干個(gè)模塊，比如一個(gè)負責存儲的模塊，一個(gè)負責分析數據的模塊……隨后，開(kāi)發(fā)者開(kāi)始設計每個(gè)模塊，通過(guò)硬件描述語(yǔ)言表達清楚每個(gè)模塊的設計邏輯，接下來(lái)的工作就交給了EDA工具。EDA所扮演的角色主要在于提供開(kāi)發(fā)者工具，而其最重要的功能是縮短芯片設計的時(shí)間及制造的周期。

EDA能幫助客戶(hù)設計達到最優(yōu)化的PPA（Performance性能、Power功耗、Area面積）目標，開(kāi)發(fā)性能更高的終端產(chǎn)品，并進(jìn)一步減少設計迭代，縮短設計周期，加快上市速度。自2012年以來(lái)，人工智能處理能力的需求每3.5個(gè)月增長(cháng)一倍。然而，隨著(zhù)處理能力、性能、功耗和延遲方面的需求不斷增長(cháng)，現有CPU和GPU處理器的能力逐漸達到極限。目前的EDA工具發(fā)展速度越來(lái)越跟不上芯片設計的規模和需求。

EDA2.0時(shí)代來(lái)臨

2021年6月9日，芯華章董事長(cháng)兼CEO王禮賓受邀出席2021世界半導體大會(huì )（WSCE2021）并圍繞“EDA 2.0，面向未來(lái)的新技術(shù)與新生態(tài)”發(fā)表主題演講。王禮賓在演講中表示，回顧EDA的歷史我們可以發(fā)現，EDA技術(shù)的誕生是一個(gè)非常革命性的發(fā)展，到了2003年，集成電路設計基本定型為基于IP的模塊以及大規模RTL集群的設計方法。從2003年到如今的20年間，芯片的復雜度比前20年提高了數萬(wàn)倍，成本提高了100倍，芯片工藝也已演進(jìn)到納米級別（7/5/3納米）。芯片設計和制造作為數字化時(shí)代的底層支撐，已經(jīng)成為全球很多重要行業(yè)的一個(gè)關(guān)鍵環(huán)節。他同時(shí)也指出，EDA 1.X面臨很多挑戰，包括應用需求分析，驗證工作復雜、IP復用價(jià)值沒(méi)有完全發(fā)揮、人才不足、開(kāi)放性不夠和歷史包袱影響等。以歷史包袱為例，他指出EDA 1.x的工具是在二十多年的時(shí)間里漸進(jìn)式發(fā)展起來(lái)的，這決定了它還背負了過(guò)程中的兼容性要求、歷史代碼、遺留架構等很多歷史包袱，因此迭代發(fā)展的速度很難跟上現在幾十倍增長(cháng)的大型設計，同時(shí)原有軟件架構難以充分利用好目前發(fā)展迅速的互聯(lián)網(wǎng)云平臺、異構化的硬件設備。

和20年前相比，EDA開(kāi)始和云計算、人工智能（AI）、機器學(xué)習（ML）等新技術(shù)結合，推動(dòng)EDA工具孕育新一輪的變革。

2017年，華美半導體協(xié)會(huì )（CASPA）年會(huì )期間，Cadence工程師David White分享了他關(guān)于EDA當前所面臨三大挑戰：一是規模（Scale），隨著(zhù)設計規模的不斷增加，規則/限制的增多，以及模擬仿真、提取、多邊形等帶來(lái)的龐大數據，EDA廠(chǎng)商需要獲得工藝文件；二是復雜性（Complexity），更復雜的FinFET工藝技術(shù)導致復雜的DRC/ERC效應，而芯片和封裝/電路板之間的普遍交互成為常態(tài)，同時(shí)器件和電線(xiàn)之間的熱物理效應也需要注意；三是生產(chǎn)力（Productivity），培訓程度受限的設計人員和物理工程師會(huì )引入不確定性，造成多次設計迭代。

DAC2017大會(huì )上，Solido、Plunify、Platform-DA、Ansys等公司宣布在其產(chǎn)品中增加了機器學(xué)習能力。“War is 90% information. 信息在戰爭中起著(zhù)90%以上的作用”。機器學(xué)習（ML）的采用可能需要良好的數據分析，因為需要面對的數據量實(shí)在太大。對于大多數硬件產(chǎn)品而言，機器學(xué)習可以在終端（網(wǎng)關(guān)）執行，也可以部署在云端。就EDA工具而言，如何實(shí)現取決于訓練模型有多龐大，需要多么精確，以及是否需要多次迭代。

2020年12月2日，新思科技（Synopsys）官微發(fā)布《數字芯片設計EDA工具的2.0時(shí)代》文章。文章從數字前端邏輯綜合、數字后端布局布線(xiàn)和數字電路靜態(tài)時(shí)序分析的演進(jìn)，強調數字芯片設計技術(shù)融合的重要性，并指出融合技術(shù)使EDA工具進(jìn)入2.0時(shí)代，EDA需要變得更加AI化，具備AI特性的EDA工具將助力客戶(hù)設計出更好的芯片，并快速推向市場(chǎng)。

于是乎，2021年6月10日，芯華章發(fā)布《EDA 2.0白皮書(shū)》。EDA是芯片之母，支撐芯片的全流程設計。作為芯片設計的最上游、最高端的產(chǎn)業(yè)，芯華章EDA2.0白皮書(shū)的發(fā)布是業(yè)界首創(chuàng )。《EDA 2.0白皮書(shū)》明確下一代集成電路智能設計流程（EDA 2.0）目標，基于開(kāi)放的工具和行業(yè)生態(tài)，實(shí)現自動(dòng)化和智能化的芯片設計及驗證流程，并提供專(zhuān)業(yè)的軟硬件平臺和靈活的服務(wù)，以支持任何有新型芯片應用需求的客戶(hù)快速設計、制造和部署自己的芯片產(chǎn)品。

《EDA 2.0白皮書(shū)》開(kāi)創(chuàng )性地提出平臺服務(wù)模式EDaaS （Electronic Design as a Service），該模式有助于推動(dòng)開(kāi)放、標準化和統一的芯片設計智能化流程，促進(jìn)全新的芯片設計合作生態(tài)，以技術(shù)變革加速芯片創(chuàng )新效率，滿(mǎn)足數字世界中系統應用對芯片多樣化的需求，賦能科技進(jìn)步。

《EDA 2.0白皮書(shū)》的發(fā)布，標志了EDA進(jìn)入了2.0時(shí)代。EDA 2.0不再是工具的組合，而是一個(gè)服務(wù)化、可定制的完整平臺，由芯華章開(kāi)創(chuàng )性提出的EDaaS可以直接服務(wù)不同的應用需求，支持其快速設計和部署芯片產(chǎn)品，實(shí)現更高效更簡(jiǎn)單的應用創(chuàng )新周期，讓芯片設計更簡(jiǎn)單、更普惠。

EDA2.0的三大特征：開(kāi)放、智能、平臺

《EDA2.0白皮書(shū)》指出，未來(lái)的EDA 2.0應在芯片設計全行業(yè)、全流程、全工具的多個(gè)方面改進(jìn)，EDA 2.0的關(guān)鍵路徑包括開(kāi)放和標準化、自動(dòng)化和智能化、平臺化和服務(wù)化等多個(gè)方面，用智能化的工具和服務(wù)化的平臺來(lái)縮短從芯片需求到應用創(chuàng )新的周期。EDA 2.0的目標是要讓系統工程師和軟件工程師也能參與到芯片設計中來(lái)，解決設計難、人才少、設計周期長(cháng)、設計成本高企的難題。

 圖片來(lái)源：《EDA2.0白皮書(shū)》

中國科學(xué)院EDA中心主任陳嵐在《EDA 2.0白皮書(shū)》發(fā)布會(huì )上表示，她非常同意EDA2.0的提法。我覺(jué)得《EDA 2.0白皮書(shū)》中提出的開(kāi)放和標準化、自動(dòng)化和智能化、平臺化和服務(wù)化這三點(diǎn)跟我之前的想法特別契合。

《EDA2.0白皮書(shū)》指出，在Accellera、IEEE、RISC-V等全球標準化組織、EDA或IP廠(chǎng)商、學(xué)術(shù)界、以及開(kāi)源社區等推動(dòng)下，EDA領(lǐng)域已經(jīng)有很多統一標準、開(kāi)源項目、開(kāi)放接口定義，但是整體來(lái)看，很多標準沒(méi)有得到工具廠(chǎng)商的統一支持，各工具的私有接口和數據經(jīng)常無(wú)法互通，導致EDA 1.X的流程比較封閉和碎片化，結果就是設計自動(dòng)化和定制化很困難，第三方模型和算法也難以得到擴展。因此，EDA 2.0的芯片設計流程，需要在EDA1.X的基礎上，進(jìn)一步增強各環(huán)節的開(kāi)放程度，如更開(kāi)放的工具軟件接口（API）、開(kāi)放的數據格式、針對更多硬件平臺開(kāi)放、總線(xiàn)和接口的標準化、和開(kāi)源EDA結合等。

開(kāi)放是EDA2.0的一個(gè)特征。陳嵐主任表示，開(kāi)放可以滿(mǎn)足一大批未來(lái)新型的如物聯(lián)網(wǎng)芯片的個(gè)性化設計模式，開(kāi)放EDA還有一個(gè)好處，就是可以把新的架構，新的設計模型，新的技術(shù)融入進(jìn)到EDA設計流程里去，過(guò)去EDA的發(fā)展是通過(guò)不同把小公司的兼并來(lái)實(shí)現，而現在，開(kāi)放的架構加上標準，就可以把新技術(shù)融入進(jìn)去。同時(shí)陳嵐主任強調，開(kāi)放不是開(kāi)源，開(kāi)源隱含了一個(gè)特別要命的問(wèn)題就是碎片化，因為EDA在使用過(guò)程中需要基礎數據庫是一致的，而開(kāi)放+標準之后，可以讓我們在統一的數據庫格式上面去做設計開(kāi)發(fā)，避免EDA工具形成流程的時(shí)候數據格式的轉換，帶來(lái)的碎片化。陳嵐主任表示，開(kāi)放的EAD是一個(gè)新事物，但是在未來(lái)的物聯(lián)網(wǎng)時(shí)代，一定會(huì )占有自己的一席之地。中國科學(xué)院計算技術(shù)研究所副所長(cháng)、中國開(kāi)放指令生態(tài)（RISC-V）聯(lián)盟秘書(shū)長(cháng)包云崗也表示，開(kāi)放將給EDA未來(lái)更好的愿景。

智能化是EDA2.0的另一個(gè)特征，智能化的設計和智能化的驗證平臺都是EDA 2.0時(shí)代的重要特征。《EDA2.0白皮書(shū)》指出，在開(kāi)放和標準的前提下，EDA2.0的目標是要減少人力的投入，包括芯片架構 探索、設計、驗證、布局布線(xiàn)等的人力投入，將過(guò)去的設計經(jīng)驗和數據吸收到EDA工具中，形成智能化的設計，包括高度并行化的EDA計算和求解空間探索、設計自動(dòng)化、數據模型化、機器學(xué)習（ML）以及智能化驗證方法學(xué)等。實(shí)際上，2017年臺積電已經(jīng)開(kāi)始在布局&布線(xiàn)（P&R）階段探索使用機器學(xué)習（ML）進(jìn)行路徑分組以改善時(shí)序，并采用Synopsys ML預測潛在的DRC熱點(diǎn)。

云平臺是EDA2.0的再一個(gè)特征，EDA 2.0應該與云平臺和云上多樣化的硬件結合，充分利用成熟的云端軟硬件生態(tài)。《EDA2.0白皮書(shū)》指出，EDA工具上云的嘗試過(guò)去的20年中不斷有廠(chǎng)商在推動(dòng)，出于數據安全考慮，但并未取得大幅效率提升。隨著(zhù)更開(kāi)放和更智能的EDA 2.0到來(lái)，EDA行業(yè)生態(tài)也必然從“工具和IP集合包”進(jìn)化到EDA 2.0整體平臺。不同規模和不同階段的芯片設計有多樣化的需求，而互聯(lián)網(wǎng)云平臺提供了近乎無(wú)限的計算強性、存儲強性和訪(fǎng)問(wèn)便捷性。用彈性算力取代部分人力，優(yōu)化用戶(hù)設計成本，并幫助用戶(hù)快速高質(zhì)量的完成芯片設計。 

EDA2.0的暢想

芯思想認為，EDA2.0就是要讓芯片設計和堆積木一樣簡(jiǎn)單，降低設計門(mén)檻，減少設計迭代，大幅縮短設計周期，加快上市速度，并幫助客戶(hù)設計開(kāi)發(fā)性能更高的終端產(chǎn)品，達到最優(yōu)化的PPA（Performance性能、Power功耗、Area面積）目標。

伴隨芯片設計基礎數據量的不斷增加、系統運算能力的階躍式上升，人工智能技術(shù)應用在EDA工具領(lǐng)域的算法和算力需求正在被更好地滿(mǎn)足。此外，芯片復雜度的提升以及設計效率要求的提高同樣要求人工智能技術(shù)賦能EDA工具的升級，輔助降低芯片設計門(mén)檻、提升芯片設計效率。

基于臺積電的開(kāi)放創(chuàng )新平臺日益關(guān)注機器學(xué)習（ML），可以認為，在采用更智能的解決方案來(lái)平衡高密度和更精細工藝技術(shù)的復雜性挑戰方面，EDA2.0正走在正確的軌道上。