降低功耗：小心“過(guò)度設計”

　　當前，降低功耗不僅成為節電的必由之路，并且被賦予了環(huán)保的神圣使命。因此所有的設計者都十分關(guān)心功耗問(wèn)題。不過(guò)，在設計時(shí)還要謹防過(guò)度設計（overdesign）現象，使各個(gè)部分協(xié)調一致，達到整個(gè)功耗的降低。

　　應用是個(gè)很復雜的問(wèn)題，其中有許多要素。你需要針對問(wèn)題提供整體化的解決方案。在深刻理解最終應用的情況下，你會(huì )發(fā)現是否出現了過(guò)度設計；有時(shí)候，出于市場(chǎng)等方面的考慮，會(huì )出現過(guò)度設計的做法，這最終會(huì )導致功耗過(guò)高。

　　系統設計與SoC設計的相對比例問(wèn)題，軟、硬件比例問(wèn)題，IC的驅動(dòng)電壓是否越低就越好？制造技術(shù)節點(diǎn)是否越小越好？都是值得考慮的因素。

　　在近日舊金山舉行的Electronic Summit2008上，ON Semi（原AMI Semiconductor，2007年12月被收購）高級Hearing/Audio Solutions總監Michel De Mey以DSP設計為例，說(shuō)明了功耗更加取決于整體架構的合理。例如音頻用低功耗DSP，如耳機，藍牙耳機等等靠極小的電池供電的微型應用，在這些應用中，電池的供電時(shí)間很關(guān)鍵。一個(gè)應用就是濾波，你可以在時(shí)域或者頻域進(jìn)行濾波。例如，如果你能在頻域實(shí)現濾波，就可以將功耗降低10倍。這可不像從哪里擠出20％來(lái)，而是從體系架構上進(jìn)行創(chuàng )新，從而達到如此之高的比例。如果你將它們與，例如雙Quad（dual－Quad）架構，結合起來(lái)，實(shí)現負載的均衡化。從硬件實(shí)現出發(fā)，如果實(shí)現了兩個(gè)Quad的負載平衡，則對這兩個(gè)石英的頻率的要求就較為寬松，你就可以在其它性能實(shí)現方面花費更多的時(shí)間，如時(shí)序的閉合，嘗試不同的頻率、大大降低電源電壓等等。采用這種技術(shù)（恰當的負載平衡、SoC技術(shù)）后，我們還能再擠出2～3倍的改進(jìn)余地。

　　例如，On Semi的第二代DSP產(chǎn)品與前代產(chǎn)品比較，即Bolosigno 300和Bolosigno250比較。兩種產(chǎn)品的硬件都執行同樣的功能，區別在于，它們分屬不同的技術(shù)節點(diǎn)（制程），采用了不同的DSP架構。On Semi更換了內存技術(shù)，降低了內存的電壓，而且讓存儲變得更為分布化一些。采用了更新的模擬和數字IP、新的設計方法學(xué)、以及新的EDA工具，其功能也取決于你的算法。如果你采用了運算密集的算法，使得內核達到了50％～60％的負載，可以讓性能提高3倍；如果你對內核進(jìn)行20％的加載，則性能也可以提高2倍。
   

圖：Bolosigno 300和Bolosigno250的功耗比較

　　那么低功耗是否意味著(zhù)低電壓？Michel認為功耗不僅取決于你是否用1.0V還是1.2V，更取決于算法的速度。