<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 新品快遞 > Cadence新技術(shù)加速模擬和混合信號驗證

Cadence新技術(shù)加速模擬和混合信號驗證

作者: 時(shí)間:2008-05-07 來(lái)源:電子產(chǎn)品世界 收藏

  全球電子設計創(chuàng )新領(lǐng)先企業(yè)設計系統公司(納斯達克: CDNS),今天宣布®Virtuoso® Spectre® Circuit Simulator中的高級“”技術(shù)目前已經(jīng)推出,這是業(yè)界領(lǐng)先的模擬SPICE電路仿真器,獲得了全面的晶圓廠(chǎng)支持。這種技術(shù)能夠在提升性能的同時(shí),確保硅片的精確性,讓設計師能夠驗證他們復雜的大型模擬設計,例如PLL(phase-locked loops)、ADC(analog-to-digital converters)、收發(fā)器、CDR(clock data recovery)和供電電路。

本文引用地址:http://dyxdggzs.com/article/82224.htm

  全新的Spectre 技術(shù)可以解決各種模擬設計方法學(xué)和工藝節點(diǎn)中存在的各類(lèi)挑戰,比起現有的解決方案可以實(shí)現5到10倍的性能提升,同時(shí)又不會(huì )損失精確性。這使得模擬和混合信號設計師可以驗證大型,復雜設計,將結果與芯片行為相關(guān)聯(lián),同時(shí)滿(mǎn)足迫切的流片進(jìn)度要求。這種turbo技術(shù)還可以有效分析高級工藝節點(diǎn)中可能對設計造成威脅的物理寄生效應的潛在影響,對那些有大量寄生效應的設計實(shí)現10到20倍的性能提升。

  多家業(yè)界領(lǐng)先的公司參與到早期的體驗計劃,讓他們有機會(huì )親自體驗,以確認Spectre turbo技術(shù)。

  “我們發(fā)現Spectre Turbo技術(shù)可以提高生產(chǎn)力,能夠將版圖之前的設計仿真時(shí)間降低到五分之一,同時(shí)不用犧牲全SPICE的精確性,”LSI產(chǎn)品技術(shù)部設計技術(shù)組總經(jīng)理Hisaharu Miwa說(shuō),“它的使用簡(jiǎn)單而直觀(guān),對我們的工程師來(lái)說(shuō),不需要花費太多時(shí)間去掌握。”

  “前端和后端電路仿真的精確性和高性能,對我們來(lái)說(shuō)是非常重要的,”Maxim Integrated Products副總裁Saeed Navid博士說(shuō),“我們看到多種電路類(lèi)型都實(shí)現了大幅的性能提升,并且具有完全的SPICE精確性,而又不需要改變仿真器的設置。在后版圖仿真中,該新技術(shù)比起傳統的SPICE仿真器,其優(yōu)勢地位就更加明顯了。我們期待著(zhù)盡快將其應用于我們的生產(chǎn)流程中。”

  Spectre turbo技術(shù)已經(jīng)被拓展,超越了核心Spectre算法,采用高級器件模型分析技術(shù),讓PLL、ADC等復雜模擬設計的前端和后端驗證實(shí)現數量級的性能提升。通過(guò)這種新技術(shù),設計師還可以發(fā)揮其最新多核處理器硬件的優(yōu)勢,使用內置的并行算法實(shí)現額外的速度提升。Spectre turbo技術(shù)與Virtuoso Analog Design Environment緊密結合,提供了創(chuàng )新的可用性,并保持完全的SPICE精確性。

  “模擬與混合信號是一個(gè)主要的投資領(lǐng)域,我們正在開(kāi)發(fā)先進(jìn)的核心技術(shù),例如turbo技術(shù),向尖端客戶(hù)提供最高的性能與精確性,以檢驗其最復雜的設計,”Cadence產(chǎn)品技術(shù)部執行副總裁Jim Miller說(shuō),“通過(guò)此次產(chǎn)品發(fā)布,Cadence進(jìn)一步提升了在定制IC設計市場(chǎng)全盤(pán)解決方案的地位,為客戶(hù)提供業(yè)界領(lǐng)先的集成電路設計、驗證與實(shí)現的全面方案。”

  Virtuoso Spectre Circuit Simulator是Cadence面向電路仿真完整解決方案--Virtuoso Multi-Mode Simulation的一部分,它為模擬、RF、存儲器和混合信號SoC設計的全面領(lǐng)域,提供了優(yōu)化的技術(shù)。Spectre turbo技術(shù),通過(guò)靈活而可靠的代幣型授權模型提供,讓Cadence客戶(hù)可以將其授權利用率最大化。Spectre Turbo技術(shù)被作為2008年4月發(fā)布的Cadence® Multi-Mode Simulation 7.0版本的一部分提供。

  從turbo技術(shù)獲得得速度提升是Cadence面向高級工藝節點(diǎn)的芯片設計、驗證與實(shí)現的端到端解決方案的一個(gè)重要組成部分。Cadence在德國慕尼黑舉辦的CDNLive!歐洲會(huì )議中做此公布,這是面向Cadence技術(shù)用戶(hù)的Cadence Designers Network系列技術(shù)會(huì )議的一部分。

  關(guān)于公司、產(chǎn)品及服務(wù)的更多信息,敬請瀏覽公司網(wǎng)站 www.cadence.com



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>