<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx zynq

使用Xilinx FPGA適應不斷變化的廣播視頻潮流

  • 使用Xilinx FPGA適應不斷變化的廣播視頻潮流, 電視臺的演播室需要在不替換龐大的以同軸電纜構建的基礎架構的情況下,將模擬音頻和視頻轉換為數字音頻和視頻,這樣就逐漸形成了傳輸非壓縮標清視頻的串行數字接口(SDI)協(xié)議。如今,出于重新利用同軸電纜的同樣目的
  • 關(guān)鍵字: 廣播  視頻  潮流  變化  不斷  Xilinx  FPGA  適應  模擬  編解碼器  音頻  

賽靈思推出具有業(yè)界最高容量的FPGA系列產(chǎn)品

  •   全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc.)今天宣布推出業(yè)界首款采用唯一統一架構、將整體功耗降低一半且具有業(yè)界最高容量(多達 200 萬(wàn)個(gè)邏輯單元)的 FPGA 系列產(chǎn)品,能滿(mǎn)足從低成本到超高端系列產(chǎn)品的擴展需求。賽靈思全新7 系列 FPGA不僅在幫助客戶(hù)降低功耗和成本方面取得了新的突破,而且還不影響容量的增加和性能的提升,從而進(jìn)一步擴展了可編程邏輯的應用領(lǐng)域。新系列產(chǎn)品采用針對低功耗高性能精心優(yōu)化的28 nm 工藝技術(shù),不僅能實(shí)現出色的生產(chǎn)率,解決 ASIC 和 ASSP 等其他方法
  • 關(guān)鍵字: Xilinx  FPGA   

搭建Xilinx FPGA開(kāi)發(fā)環(huán)境的方法

  • 搭建Xilinx FPGA開(kāi)發(fā)環(huán)境的方法,一、計算機硬件環(huán)境要求:
    1、操作系統:
    Microsoft Windows XP Home Edition SP2
    2、基本配置:
    A、處理器:Intel CPU T2050 1.6GHz
    B、內存:512MB
    C、硬盤(pán):60GB(其中軟件安裝的空問(wèn)需要3GB)補充
  • 關(guān)鍵字: 環(huán)境  方法  開(kāi)發(fā)  FPGA  Xilinx  搭建  

對FPGA進(jìn)行系統設計的Xilinx軟件使用方法

  • 對FPGA進(jìn)行系統設計的Xilinx軟件使用方法,Solution:在對FPGA設計進(jìn)行最初步的系統規劃的時(shí)候,需要進(jìn)行模塊劃分,模塊接口定義等工作。通常,我們只能在紙上進(jìn)行設計。雖然在紙上我們可以很隨意地書(shū)寫(xiě),而用紙畫(huà)的不方便就在于,如果對某一個(gè)模塊進(jìn)行較大改動(dòng)
  • 關(guān)鍵字: 軟件  使用方法  Xilinx  設計  進(jìn)行  系統  FPGA  

Xilinx Virtex-6與Spartan-6 FPGA連接目標參考設計支持PCI Express 兼容性設計

  •   全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布其Spartan®-6與Virtex®-6 FPGA連接目標參考設計通過(guò)PCI Express®認證,為支持開(kāi)發(fā)人員的下一代高速串行I/O設計, 提供了一個(gè)完整且切實(shí)可行的參考實(shí)例。作為賽靈思連接目標設計平臺的一部分,該參考設計將能夠為設計人員提供所需資源,讓他們可以把時(shí)間集中在差異化產(chǎn)品的設計上,從而加快其客戶(hù)終端產(chǎn)品系統的部署速度。   賽靈思平臺營(yíng)銷(xiāo)總監Brent Przy
  • 關(guān)鍵字: Xilinx  FPGA  Spartan  Virtex  

NEC Display Solutions 公司3D電影投影儀采用賽靈思 FPGA

  •   全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP 數字影院投影儀產(chǎn)品, 均采用了賽靈思Virtex®-5 FPGA系列產(chǎn)品。   DLP 數字影院投影儀符合美國數字影院計劃 (DCI1) 標準,擁有一系列優(yōu)異的高安全特性,能夠滿(mǎn)足各種不同輸入信號的要求。該系統能忠實(shí)再現輸入源,而且集成的德州儀器 (TI) 高分辨率 2K(2,048 × 1,080 點(diǎn))DL
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  DLP   

賽靈思ISE 12設計套件用智能時(shí)鐘門(mén)控技術(shù)降低動(dòng)態(tài)功耗30%

  •   全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc.)日前推出 ISE 12軟件設計套件,實(shí)現了具有更高設計生產(chǎn)力的功耗和成本的突破性?xún)?yōu)化。ISE 設計套件首次利用“智能”時(shí)鐘門(mén)控技術(shù),將動(dòng)態(tài)功耗降低多達 30%。此外,該新型套件還提供了基于時(shí)序的高級設計保存功能、為即插即用設計提供符合 AMBA 4 AXI4 規范的IP支持,同時(shí)具備第四代部分重配置功能的直觀(guān)設計流程,可降低多種高性能應用的系統成本。   在為所有 Xilinx Virtex-6 和 Spartan-
  • 關(guān)鍵字: Xilinx  FPGA  軟件設計套件  

賽靈思推出基于A(yíng)RM處理器的處理架構

  •   全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc.)今天推出全新的可擴展式處理平臺 (Extensible Processing Platform) 架構,為各種嵌入式系統的開(kāi)發(fā)人員提供無(wú)與倫比的系統性能、靈活性和集成度。嵌入式系統需要處理日益復雜的功能,這是系統架構師和嵌入式軟件開(kāi)發(fā)人員在全球市場(chǎng)所面臨的一個(gè)極具挑戰性的系統需求?;贏(yíng)RM® Cortex™-A9 MPCore™ 處理器平臺使他們能夠同時(shí)擁有串行和并行處理能力以滿(mǎn)足這一需求。   賽靈思可擴
  • 關(guān)鍵字: Xilinx  嵌入式系統  Cortex  

眾志和達借助賽靈思可編程方案打造數據存儲新典范

  •   全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司( Xilinx, Inc. )今天宣布, 北京眾志和達信息技術(shù)有限公司采用賽靈思可編程解決方案,成功打造了行業(yè)首款基于先進(jìn)的Storage-on-Chip(芯片級存儲)架構、全部利用賽靈思高速高集成FPGA(現場(chǎng)可編程門(mén)陣列)芯片實(shí)現全部功能的虛擬磁帶庫產(chǎn)品——SureSave VTL5000。該產(chǎn)品將作為眾志和達公司面向企業(yè)級數據保護的旗艦產(chǎn)品,以其卓越的性能、靈活的擴展性、高度的可靠性等優(yōu)勢, 為大、中型數據中心提供優(yōu)秀的數據保護解
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  

半導體品牌:創(chuàng )新提升價(jià)值 細分市場(chǎng)決定成敗

  •   主持人 張洪生   對話(huà)嘉賓   賽靈思亞太區市場(chǎng)營(yíng)銷(xiāo)及應用工程部總監張宇清   飛思卡爾半導體大中國區業(yè)務(wù)拓展總監殷鋼   TriQuint中國區總經(jīng)理熊挺   恩智浦半導體高性能混合信號和標準器件事業(yè)部大中華區市場(chǎng)高級總監 梅潤平   iSuppli高級分析師顧文軍   編者按   2010年的強勢復蘇給半導體全行業(yè)帶來(lái)信心。在新的市場(chǎng)形勢下,半導體企業(yè)如何把握產(chǎn)業(yè)脈搏,如何及時(shí)調整公司策略迎接新的挑戰,如何抓住中國市場(chǎng)?在3月18日,由本報主辦的“第五屆(2009年度
  • 關(guān)鍵字: Xilinx  半導體  

Xilinx第四次被評為“中國市場(chǎng)十大最受歡迎半導體品牌”

  •   在半導體行業(yè)眾所矚目的SEMICON China 2010(2010中國國際半導體設備及材料展)上,全球領(lǐng)先的可編程邏輯解決方案供應商賽靈思公司 (Xilinx, Inc. )被國內最權威的電子報紙中國電子報授予“2009年度最受中國市場(chǎng)歡迎的半導體品牌”。這是賽靈思公司自2004年以來(lái)連續四次摘取該項桂冠。與賽靈思同時(shí)獲取該項榮譽(yù)的還有博通、飛思卡爾、富士通微電子、國家半導體、恩智浦、瑞薩、德州儀器等全球半導體行業(yè)領(lǐng)先供應商。   本次評選活動(dòng)歷時(shí)3個(gè)月,共有30多家知名半
  • 關(guān)鍵字: Xilinx  半導體  

三星電子和Xilinx宣布45nm Spartan-6 FPGA 系列實(shí)現量產(chǎn)供貨

  •   全球高級半導體技術(shù)領(lǐng)先者三星電子有限公司和全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ: XLNX))日前共同宣布,賽靈思 Spartan®-6 FPGA 系列已取得三星電子旗下晶圓代工廠(chǎng)三星代工(Samsung Foundry)的 45nm 工藝技術(shù)的全面生產(chǎn)認證。這種先進(jìn)的工藝節點(diǎn)技術(shù)結合業(yè)界一流的 FPGA 設計,可實(shí)現低成本、低功耗、高性能的最佳平衡,從而使 Spartan-6 系列 FPGA 能夠滿(mǎn)足成本敏感型市場(chǎng)的各種應用需求。今天發(fā)布的消息標
  • 關(guān)鍵字: Xilinx  Spartan  FPGA  

基礎架構應用成FPGA產(chǎn)業(yè)激增點(diǎn)

  •   賽靈思公司全球副總裁兼首席技術(shù)官I(mǎi)vo Bolsens認為在2010年, FPGA平臺在電子基礎架構應用中的巨大增長(cháng)機會(huì ),如有線(xiàn)通信、3G和LTE無(wú)線(xiàn)部署,這些應用一般都要求超過(guò)每秒1000 Giga次運算和100 Gbps以上的數據包處理速率的高性能DSP處理。綠色IT需要高能效、高性能的計算架構,以便充分利用并行計算能力。智能網(wǎng)格將依靠可編程、靈活的設備和計量?jì)x器。而安防設備要求復雜的圖像處理算法。這些計算密集型應用非常適合采用當前領(lǐng)先的FPGA所帶來(lái)的性能和靈活性?xún)?yōu)勢。2010年,賽靈思將通過(guò)新
  • 關(guān)鍵字: Xilinx  FPGA  3G  LTE  

采用硬件加速發(fā)揮MicroBlaze處理能力

  • 有許多算法可以轉化為純硬件來(lái)加速處理器,諸如平均標準偏差算法、給定時(shí)間內創(chuàng )建最小值或最大值、濾波器以及FFT等。不過(guò),諸如位反轉等一些不常見(jiàn)的算法可采用合適的硬件加速器也能移植到硬件上。本文以賽靈思的MicroBlaze為例,探討了在FPGA上采用此種硬件加速方法,使系統性能可超過(guò)標準處理器、控制器甚至 DSP。
  • 關(guān)鍵字: Xilinx  FPGA  處理器  硬件加速  MicroBlaze  FPU  201003  

插值查找表:實(shí)現DSP功能的簡(jiǎn)便方法

  •   如果數字信號處理器內核沒(méi)有您需要的確切功能,可使用插值查找表(ILUT)來(lái)解決這一問(wèn)題。   作為賽靈思的現場(chǎng)工程師,我常常問(wèn)這樣的問(wèn)題:我們是否能夠提供一款其功能可滿(mǎn)足客戶(hù)所有獨特設計要求的DSP內核。有時(shí)候內核會(huì )太大,太小或者不夠快。有時(shí),我們會(huì )開(kāi)發(fā)一款能確切滿(mǎn)足客戶(hù)需求的內核,并迅速以CORE Generator商標推出。不過(guò)即便在這種情況下,客戶(hù)仍然想要一套特定的DSP功能,而且刻不容緩。在這些情況下,我常常建議他們使用我們器件中的插值查找表來(lái)定制他們的DSP功能。   查找表(LUT)實(shí)
  • 關(guān)鍵字: Xilinx  DSP  插值查找表  
共798條 40/54 |‹ « 38 39 40 41 42 43 44 45 46 47 » ›|

xilinx zynq介紹

您好,目前還沒(méi)有人創(chuàng )建詞條xilinx zynq!
歡迎您創(chuàng )建該詞條,闡述對xilinx zynq的理解,并與今后在此搜索xilinx zynq的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>