<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

跳上Avalon總線(xiàn):一種簡(jiǎn)化的FPGA接口

  •   引言  許多新式FPGA設計采用了一些用于控制的嵌入式處理器。一種典型解決方案需要使用諸如NIOS等嵌入式軟處理器。另一種解決方案則使用包含一個(gè)內置硬處理器的SoC(片上系統)器件。圖1所示為一個(gè)典型的Altera?FPGA系統,該系統包含處理器和一系列通過(guò)Avalon內存映射(MM)總線(xiàn)連接的外設。這些處理器極大地簡(jiǎn)化了最終應用,但是要求開(kāi)發(fā)人員擁有堅實(shí)的編程背景和精細復雜工具鏈的相關(guān)知識。這會(huì )阻礙調試工作的推進(jìn),特別是如果硬件工程師需要一種不會(huì )煩擾軟件工程師即可完成外設讀寫(xiě)的簡(jiǎn)單方法?!?/li>
  • 關(guān)鍵字: FPGA  Avalon   

超強科普帖:薩德到底是個(gè)什么鬼?

  • 這個(gè)“薩德”到底是什么鬼,為什么中國對它如此敏感?下面就用來(lái)自“路透社”(Reuters)制作的“薩德”詳解圖,給大家科普下。
  • 關(guān)鍵字: 薩德  FPGA  

Xilinx用reVISION向視覺(jué)學(xué)習亮劍

  • 在人工智能、機器學(xué)習興起的今天,All Programmable技術(shù)和器件廠(chǎng)商Xilinx也帶來(lái)了爆品,發(fā)布了全新的reVISION堆棧,劍指視覺(jué)導向的機器學(xué)習應用。該解決方案無(wú)需額外花費,搭載Xilinx的Zynq和處理器平臺即可加速設計??梢钥吹?,通過(guò)“芯片+軟件堆?!钡牟呗?,Xilinx把競爭矛頭直指圖形芯片廠(chǎng)商——英偉達的Tegra GPU和ADAS廠(chǎng)商Mobileye等。
  • 關(guān)鍵字: Xilinx  reVISION  視覺(jué)導向  機器學(xué)習  

Xilinx 發(fā)布reVISIONTM堆棧的背景資料

  •   reVISION: 將全可編程技術(shù)擴展至廣泛的視覺(jué)導向機器學(xué)習應用   機器學(xué)習的應用正迅速地擴展至越來(lái)越多的終端市場(chǎng),在用戶(hù)端、在云端或者在那些基于端處理與基于云的數據分析相結合的混合解決方案中。面向云應用,賽靈思最近推出了可重配置加速堆棧(2016年11月推出),目標直指包括機器學(xué)習推斷在內的各種計算加速應用。 面向端應用,賽靈思現在宣布憑借Xilinx? reVISION? 堆棧大幅擴展至廣泛的視覺(jué)導向機器學(xué)習應用。 全新的reVISION堆棧能夠支持更廣泛的很少或沒(méi)有硬件
  • 關(guān)鍵字: Xilinx  reVISION  

Xilinx推出reVISION堆棧為廣泛的視覺(jué)導向機器學(xué)習應用鋪平道路

  •   All?Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,?Inc.)推出Xilinx?reVISION??堆棧,宣布將賽靈思技術(shù)擴展至廣泛的視覺(jué)導向機器學(xué)習應用領(lǐng)域。reVISION??堆棧的推出進(jìn)一步補充和完善了其近期發(fā)布的可重配置加速堆棧,大幅擴展了賽靈思技術(shù)在機器學(xué)習應用領(lǐng)域從端到云的部署。全新的reVISION堆棧能夠支持更廣泛的沒(méi)有或者很少硬件設計專(zhuān)業(yè)知識的嵌入式軟件和系統工程師,使其也可以使用賽靈思技術(shù)更輕松、更快
  • 關(guān)鍵字: Xilinx  reVISION  

基于FPGA的分時(shí)長(cháng)期演進(jìn)能量擴散模塊實(shí)現

  •   *基金項目:國家科技重大專(zhuān)項(編號:2016ZX03002010)  引言  我國移動(dòng)通信的發(fā)展經(jīng)歷了從模擬到數字的過(guò)程,包括TACS、GSM、CDMA等2G移動(dòng)通信系統以及WCDMA和TD-SCDMA等3G移動(dòng)通信系統。3G及其以后的移動(dòng)通信系統追求的主要目標是高速率數據、廣覆蓋和大容量。我國已從3G逐步過(guò)渡到4G無(wú)線(xiàn)技術(shù),隨著(zhù)4G技術(shù)的大量普及,其峰值速率要求越來(lái)越高,比如4G中低速移動(dòng)性時(shí)峰值傳輸速率能超過(guò)100Mbit/s甚至更高。鑒于4G?TD-LTE標準下傳輸速率要求過(guò)高,本文在
  • 關(guān)鍵字: FPGA  TD-LTE  

2016年FPGA供貨商營(yíng)收排行榜

  •   FPGA供貨商的表現看來(lái)超越整體半導體市場(chǎng)...   筆者在先前的一篇文章提到,2016年對半導體產(chǎn)業(yè)來(lái)說(shuō)是艱難的一年,最后的統計數字也顯示整體產(chǎn)業(yè)成長(cháng)表現平平;不過(guò)在FPGA領(lǐng)域卻看到不少變化,最引人矚目的就是英特爾(Intel)在2015年完成收購Altera。   另一家FPGA供貨商Microsemi則在2015年完成收購PMC-Sierra,接著(zhù)又將遠程無(wú)線(xiàn)電頭端業(yè)務(wù)(Remote Radio Head Business)出售給MaxLinear,以及將電路板級產(chǎn)品出售給Mercury
  • 關(guān)鍵字: FPGA  Microsemi  

理解并滿(mǎn)足FPGA電源要求(下)

  • 接上篇5 電源是一種系統級問(wèn)題電源軌通常有特殊的硬件和互操作性要求,而當前的 需求很大程度上取決于每一用戶(hù)獨特的設計,因此,盡可能 在設計早期階段考慮FPGA電源管理就顯得非常重要。系統 級決定包括電源供電分組和排序、數字控制,而硬件設計對 系統性能、成本和設計時(shí)間有較高的要求,這意味著(zhù)要通過(guò) 合理的規劃來(lái)降低風(fēng)險。6 ?電源軌分組和排序一片FPG A會(huì )有很多需要電源供電的輸入引腳, 但是 并沒(méi)有必要為每一FPGA電源軌輸入專(zhuān)門(mén)供電。對于每一種 FPGA,Altera提供了引腳連接指南文檔,不但
  • 關(guān)鍵字: FPGA  電源  

理解并滿(mǎn)足FPGA電源要求(上)

  • ? ? ?靈活的FPGA實(shí)現方案具有很多優(yōu)勢但也面臨很大的挑戰:為FPGA供電以確保無(wú)縫工作。本白皮書(shū)旨在找到是什 么原因導致FPGA供電越來(lái)越復雜,介紹設計FPGA電源樹(shù)時(shí) 必須要綜合考慮的問(wèn)題,研究FPGA電源為什么是真正的系 統級問(wèn)題,這一系統級問(wèn)題為什么日益突出。1 是什么決定了FPGA電源要求?FPGA的功耗需求是由固定的和變化的兩種因素綜合決 定的:工藝技術(shù)和硅片設計所帶來(lái)的靜態(tài)功耗,以及每一設 計獨特的應用所帶來(lái)的動(dòng)態(tài)功耗。動(dòng)態(tài)功耗是每一資源具體的使用及其使用量
  • 關(guān)鍵字: FPGA  電源  

基于FPGA的高速數據采集卡設計與實(shí)現

  • 引言 ? ? ?數 據 采 集 系 統 是 信 號 與 信 息 處 理 系 統 的 重 要 組 成 部 分,隨著(zhù)信息技術(shù)和高速互聯(lián)技術(shù)的飛速發(fā)展,人們面臨的 信號處理任務(wù)越來(lái)越繁重,數字信號處理的速度和精度也越 來(lái)越高,高速數據采集卡的重要性日益凸顯。要解決高分辨 率、高精度等問(wèn)題,對存儲設備的讀寫(xiě)速度、高速ADC技 術(shù)指標的要求必然會(huì )提高。FPGA靈活的配置與驗證設計方 法、豐富的IP核資源,大大簡(jiǎn)化了DDR II SDRAM讀寫(xiě)和以 太網(wǎng)MAC協(xié)議層的設計,給設計帶來(lái)了便
  • 關(guān)鍵字: FPGA  數據采集卡  

基于FPGA的循環(huán)冗余校驗碼設計

  • ? ? ?在現代數字通信中,要求信息在傳輸過(guò)程中造成的數字差錯必須足夠低。但由于通信信道存在噪聲和傳輸特性不 理想等原因造成了信號的碼間串擾,導致信息在傳輸過(guò)程產(chǎn) 生差錯。為了最大限度地保證通信過(guò)程中信息的完整性,需 要采用信道編碼技術(shù)對可能發(fā)生的差錯進(jìn)行有效地控制,而 循環(huán)冗余校驗碼就是其中一個(gè)最有效的編碼技術(shù)。1 ?循環(huán)冗余校驗碼基本思想循環(huán)冗余校驗碼是一種校錯能力很強且使用非常廣泛 的差錯檢驗方法。循環(huán)冗余校驗碼采用在發(fā)送的有用碼后面 加入校驗碼來(lái)實(shí)現數字通信
  • 關(guān)鍵字: FPGA  校驗碼  

英特爾新FPGA 臺積電20納米代工

  •   因應快速成長(cháng)的物聯(lián)網(wǎng)應用市場(chǎng),英特爾宣布推出Intel Cyclone 10可編程邏輯閘陣列(FPGAs)系列產(chǎn)品,均采用臺積電20納米先進(jìn)制程生產(chǎn)。這款FPGA的設計是要提供快速、省電的處理能力,并可適用于包括汽車(chē)、工業(yè)自動(dòng)化、專(zhuān)業(yè)影音及視覺(jué)系統等各種應用。   隨著(zhù)各種“物件”的連結程度愈來(lái)愈高,且能在彼此間相互分享大量的即時(shí)數據,數據也變得越來(lái)越不容易處理。來(lái)自于建筑物、工廠(chǎng)、家庭以及車(chē)輛上的各種感應器和攝影機的資訊傳送速度不斷地增加,因此單靠微處理器及微控制器(MCU
  • 關(guān)鍵字: 英特爾  FPGA   

三大FPGA廠(chǎng)商競相發(fā)新品,應用點(diǎn)各有側重

  • 作者 王瑩  2017年2月,春節剛過(guò),三大FPGA公司不約而同地在京舉辦新聞發(fā)布會(huì ),宣布它們或顛覆或創(chuàng )新的產(chǎn)品,例如Xilinx宣布面向5G推出RFSoC,把ADC模擬等功能也集成進(jìn)SoC,16nm工藝;被Microsemi收購7年的原Actel公司FPGA業(yè)務(wù)部門(mén)推出了28nm中密度FPGA,進(jìn)軍接入網(wǎng)、無(wú)線(xiàn)基礎設施等市場(chǎng);2015年底被Intel收購的原Altera部門(mén)推出了Cyclone 10,支持10G收發(fā)器,20nm工藝,面向汽車(chē)、工業(yè)自動(dòng)化等。Xilinx發(fā)布射頻級模擬技術(shù),實(shí)現5G無(wú)線(xiàn)顛覆
  • 關(guān)鍵字: Xilinx  Microsemi  Intel  5G無(wú)線(xiàn)顛覆性技術(shù)  多功能FPGA  20170203  

人工智能的進(jìn)展及發(fā)展建議

  • 2017年1月12日,清華大學(xué)計算機系教授鄧志東在“科學(xué)傳播與科技期刊論壇暨刊媒惠年度大會(huì )”上,做了《擁抱人工智能的春天》的報告。介紹了四個(gè)方面:2016年人工智能迎來(lái)了春天,人工智能引起社會(huì )的極大關(guān)注,人工智能上升為國家發(fā)展戰略,發(fā)展我國人工智能技術(shù)與產(chǎn)業(yè)的建議。
  • 關(guān)鍵字: 人工智能  引擎  大數據  CPU  FPGA  20170203  

為何說(shuō)嵌入式FPGA改變了芯片和SoC的未來(lái)設計方式

  • 芯片設計人員在開(kāi)展項目時(shí),會(huì )知道他們在項目期間擁有隨時(shí)更改RTL的靈活性,這是前所未有的,這就是嵌入式FPGA帶來(lái)的改變。
  • 關(guān)鍵字: FPGA  SoC  
共6799條 97/454 |‹ « 95 96 97 98 99 100 101 102 103 104 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>