<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

實(shí)現多端口1Gbps 和10Gbps TCP/iSCSI 協(xié)議處理任務(wù)卸載解決方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: FPGA  Virtex-5  PCIExpress  賽靈思公司  

FPGA創(chuàng )新中心落戶(hù)無(wú)錫國家集成電路設計基地

  • 賽靈思公司與無(wú)錫國家高新技術(shù)產(chǎn)業(yè)開(kāi)發(fā)區管理委員會(huì )今天共同宣布成立無(wú)錫國家集成電路設計基地FPGA(現場(chǎng)可編程門(mén)陣列)創(chuàng )新中心,并隆重舉行賽靈思正式授權“無(wú)錫國家集成電路設計基地—賽靈思聯(lián)合實(shí)驗室”揭牌儀式。無(wú)錫新區管委會(huì )副主任朱曉紅以及賽靈思公司研究實(shí)驗室高級總監、全球大學(xué)計劃負責人Patrick Lysaght等出席了成立大會(huì )并為聯(lián)合實(shí)驗室揭牌。 作為國家級的集成電路設計基地,新的FPGA創(chuàng )新中心的成立以及聯(lián)合實(shí)驗室的打造,意味著(zhù)可編程設計在電子設計領(lǐng)域的迅速發(fā)展已經(jīng)日漸成為主流,從簡(jiǎn)單的數字
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  無(wú)錫  嵌入式  

Altera的PCI-SIG兼容x1和x4PCI Express解決方案支持Arria GX FPGA

  • Altera公司(NASDAQ: ALTR)今天宣布,其低成本Arria™ GX FPGA開(kāi)發(fā)套件在首次提交后便通過(guò)了PCI-SIG的兼容性測試。Altera® Arria GX FPGA結合Altera PCI Express x4 MegaCore®知識產(chǎn)權(IP)功能,組成了業(yè)界成本最低的PCI-SIG兼容開(kāi)發(fā)套件。套件為設計人員開(kāi)發(fā)通信、存儲、計算、工業(yè)、醫療和消費類(lèi)應用
  • 關(guān)鍵字: 嵌入式系統  單片機  Altera  Arria  GX  FPGA  嵌入式  

Xilinx SPARTAN-3A DSP平臺FPGA又添低功耗器件

  • 賽靈思公司宣布其XtremeDSP™信號處理解決方案產(chǎn)品系列新增功耗優(yōu)化的Spartan™-3A DSP器件。這個(gè)目前業(yè)已投入量產(chǎn)的FPGA新器件,為低成本且低功耗FPGA領(lǐng)域的應用如軍事通信戰術(shù)無(wú)線(xiàn)電系統、無(wú)線(xiàn)接入點(diǎn)和便攜式醫療設備等,提供了高性能的數字信號處理(DSP)能力。  與標準器件產(chǎn)品相比,Spartan-3A DSP低功耗 (LP)器件的靜態(tài)功耗降低了50%,而在待機模式下靜態(tài)功耗的降低更是高達70%。同時(shí) ,Spar
  • 關(guān)鍵字: 嵌入式系統  單片機  Xilinx  DSP  嵌入式  

基于現場(chǎng)可編程門(mén)陣列技術(shù)的射頻讀卡器設計

  •     與其他常用的自動(dòng)識別技術(shù)如條形碼和磁條一樣,無(wú)線(xiàn)射頻識別(RFID)技術(shù)也是一種自動(dòng)識別技術(shù)。每一個(gè)目標對象在射頻讀卡器中對應唯一的電子識別碼(UID),或者“電子標簽”。標簽附著(zhù)在物體上標識目標對象,如紙箱、貨盤(pán)或包裝箱等。射頻讀卡器(應答器)從電子標簽上讀取識別碼。          基本的RFID系統由三部分組成:天線(xiàn)或線(xiàn)圈、帶RFID解碼器的收發(fā)器和RFID電子標簽(每個(gè)標
  • 關(guān)鍵字: 嵌入式系統  單片機  現場(chǎng)可編程門(mén)陣列  FPGA  嵌入式  

把大學(xué)作為推廣普及FPGA之源

  •                   當ASIC越來(lái)越不能適應靈活應用的需求以及通用產(chǎn)品對低成本的要求逐漸提升,FPGA大量蠶食曾經(jīng)ASIC的市場(chǎng),每年都以超過(guò)兩位數的增長(cháng)率發(fā)展。越來(lái)越多的設計將轉向FPGA,這其中還包括了很多ASIC設計工程師。對中國來(lái)說(shuō)何嘗不是如此,FPGA對于初創(chuàng )型的公司是一個(gè)非常理想的選擇,從新產(chǎn)品研制的原型到樣機的設計
  • 關(guān)鍵字: FPGA  Xilinx  大學(xué)計劃  嵌入式  

基于FPGA 的誤碼率測試儀的設計與實(shí)現

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
  • 關(guān)鍵字: FPGA  

基于FPGA的MPEG-2復用器中FIFO的一種設計方案

  •  近幾年基于MPEC-2的DVB普通數字電視在美國、南美、亞洲、大洋洲和非洲通過(guò)衛星進(jìn)行廣播?;贛PEG-2/DVB的多路節目復用器是數字電視傳輸系統的關(guān)鍵設備之一,因此,它的研發(fā)顯得尤為重要。      目前,復用器的設計方案主要基于DSP(數字信號處理器)的實(shí)現技術(shù),這種設計方法在理論上也能實(shí)現對傳送流的復用,考慮到實(shí)現復用器諸多高速、復雜的邏輯功能,同時(shí),FPGA(現場(chǎng)可編程門(mén)陣列)理論上可以無(wú)限次地重新配置,這樣在一定程度上為系統的升級或局部功
  • 關(guān)鍵字: FPGA  MPEG-2  

Xilinx:讓每個(gè)電子設備都有可編程芯片

  • 自古道“打江山容易,坐江山難”,占有全球PLD市場(chǎng)一半以上份額的Xilinx(賽靈思)公司在發(fā)明了全球首款FPGA器件并成為業(yè)界領(lǐng)導者之后如何保持領(lǐng)先地位?雄心勃勃地表示“在未來(lái)十年內每一個(gè)電子設備都將有一個(gè)Xilinx的可編程邏輯芯片”的公司首席執行官Wim Roelandts將采取何種策略保證自己的誓言不會(huì )落空?Xilinx作為一家全球性公司,如何在中國推行其創(chuàng )新文化并根植中國加速發(fā)展?  并不輕松的領(lǐng)先者  第一個(gè)發(fā)明了某種產(chǎn)品但是卻不能成為該領(lǐng)域的領(lǐng)導者的例子不勝枚舉
  • 關(guān)鍵字: 嵌入式系統  單片機  Xilinx  電子設備  可編程  嵌入式  

基于FPGA的偽碼測距電路的設計與實(shí)現

  •     1 引 言   現場(chǎng)可編程門(mén)陣列(FPGA)用硬件電路完成算法的過(guò)程,一方面解決了系統的開(kāi)銷(xiāo)問(wèn)題,提供了提高系統整體性能的條件,另一方面,由于靜態(tài)RAM型的FPGA具備可重構特性,這使得資源利用率得到顯著(zhù)提高。FPGA既具有通用計算系統的靈活性,又有專(zhuān)用處理系統的性能,對實(shí)現高性能信號處理具有很高的應用價(jià)值,而且可重構的特性使其可以根據算法來(lái)調整相應的通信結構和數據字長(cháng)。FPGA以其高度的靈活性與硬件的高密度性在通信信號處理中得到了廣泛的應用。   在對Xili
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  偽碼測距  

FPGA創(chuàng )新中心落戶(hù)無(wú)錫國家集成電路設計基地

  • 可編程解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx)與無(wú)錫國家高新技術(shù)產(chǎn)業(yè)開(kāi)發(fā)區管理委員會(huì )今天共同宣布成立無(wú)錫國家集成電路設計基地FPGA(現場(chǎng)可編程門(mén)陣列)創(chuàng )新中心,并隆重舉行賽靈思正式授權“無(wú)錫國家集成電路設計基地—賽靈思聯(lián)合實(shí)驗室”揭牌儀式。無(wú)錫新區管委會(huì )副主任朱曉紅以及賽靈思公司研究實(shí)驗室高級總監、全球大學(xué)計劃負責人Patrick Lysaght等出席了成立大會(huì )并為聯(lián)合實(shí)驗室揭牌。 作為國家級的集成電路設計基地,新的FPGA創(chuàng )新中心的成立以及聯(lián)合實(shí)驗室的打造,意味著(zhù)可編程設計在電子設計領(lǐng)域的
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  無(wú)錫  集成電路設計  嵌入式  

FPGA:22年從配角到主角

  •     任何一個(gè)從事后看來(lái)很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過(guò)艱難的歷程并可能成為被研究的案例,FPGA也不例外。1985年,當全球首款FPGA產(chǎn)品——XC2064誕生時(shí),注定要使用大量芯片的PC機剛剛走出硅谷的實(shí)驗室進(jìn)入商業(yè)市場(chǎng),因特網(wǎng)只是科學(xué)家和政府機構通信的神秘鏈路,無(wú)線(xiàn)電話(huà)笨重得像磚頭,日后大紅大紫的Bill Gates正在為生計而奮斗,創(chuàng )新的可編程產(chǎn)品似乎并沒(méi)有什么用武之地。   事實(shí)也的確如此。最初,FPGA只是用于膠合邏輯,從膠合邏輯到算法
  • 關(guān)鍵字: 嵌入式系統  單片機  FPGA  嵌入式  

賽靈思面向最新VIRTEX-5 LXT平臺 推出完整的邏輯設計解決方案

  • 最新的8.2i升級了ISE,PlanAhead和Chipscope Pro設計軟件     加速設計收斂并為Virtex-5 LXT FPGA提供增強的生產(chǎn)力     2006 年 11月 14日, 北京 ——全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商 賽靈思公司 (Xilinx, Inc. (NASDAQ: 
  • 關(guān)鍵字: 嵌入式新聞  XILINX  專(zhuān)題FPGA  65量產(chǎn)  

賽靈思推出新型完整FPGA解決方案 簡(jiǎn)化存儲器接口設計

  • 2007年6月7日,北京 ——全球可編程解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今天宣布推出支持DDR2 SDRAM接口的低成本Spartan-3A FPGA開(kāi)發(fā)套件、支持多種高性能存儲器接口(I/Fs)的Virtex-5 FPGA 開(kāi)發(fā)平臺(ML-561) ,以及存儲器接口生成器(MIG)軟件1.7版本。這些完整的解決方案使FPGA用戶(hù)能夠快速實(shí)施并驗證在不同數據速率和總線(xiàn)寬度下的專(zhuān)用存儲器接口設計,從而加快產(chǎn)品的上市時(shí)間。 這些包括器件特性描述、數據輸入電
  • 關(guān)鍵字: 嵌入式新聞  XILINX  專(zhuān)題FPGA  65量產(chǎn)  

SYNPLICITY-XILINX聯(lián)合工作組將進(jìn)一步優(yōu)化65納米FPGA設計方案

  •  領(lǐng)先的半導體設計與驗證軟件供應商Synplicity公司和全球領(lǐng)先的可編程邏輯解決方案供應商賽靈思(Xilinx)公司日前宣布進(jìn)一步擴大超高容量聯(lián)合工作組的工作范圍,將涉足面積縮減及功耗降低問(wèn)題,致力于為65納米FPGA設計方案提供一鍵式設計流程。     一年多來(lái),兩家公司密切合作,定義并實(shí)施了眾多全新的解決方案,以盡可能提高賽靈思65納米Virtex-5 FPGA中超高密度設計方案的結果質(zhì)量與效率。Synplicity-Xilinx聯(lián)合工作組于2006 年5
  • 關(guān)鍵字: 嵌入式新聞  XILINX  專(zhuān)題FPGA65量產(chǎn)  
共6799條 428/454 |‹ « 426 427 428 429 430 431 432 433 434 435 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>