SYNPLICITY-XILINX聯(lián)合工作組將進(jìn)一步優(yōu)化65納米FPGA設計方案

    一年多來(lái)，兩家公司密切合作，定義并實(shí)施了眾多全新的解決方案，以盡可能提高賽靈思65納米Virtex-5 FPGA中超高密度設計方案的結果質(zhì)量與效率。Synplicity-Xilinx聯(lián)合工作組于2006 年5月宣布并提交了其首批成果—成功開(kāi)發(fā)SmartCompile技術(shù)，這是一種增量設計流程，不僅能夠最高提升運行時(shí)間6倍之多，同時(shí)還能確保邏輯設計不發(fā)生改變。這種從RTL至布局布線(xiàn)的工作流程支持增量設計，因此設計人員在對FPGA做小許更改時(shí)就不必重新編譯整個(gè)器件。

    超高容量聯(lián)合工作組的初期階段致力于大幅改進(jìn)整體結果質(zhì)量與運行時(shí)間，同時(shí)確保即便在對FPGA設計方案進(jìn)行增量修改時(shí)也能保持設計結果穩定。聯(lián)合工作組的第二階段將進(jìn)一步推進(jìn)這方面的工作，旨在降低65納米乃至更先進(jìn)芯片的面積與功耗要求。

    聯(lián)合工作組的整體目標是為設計人員的超高密度設計提供接乎于一鍵式的設計流程，確保每天都能完成多次設計迭代。由于超高容量FPGA支持各種應用，因此聯(lián)合工作組將推出多種優(yōu)化的設計流程與工具，以滿(mǎn)足不同器件的獨特設計要求。

    Synplicity公司的首席技術(shù)官McElvain指出：“我們對聯(lián)合工作組第一階段針對增量設計不斷改善的成果深感滿(mǎn)意。隨著(zhù)聯(lián)合工作組的發(fā)展，我們希望它能進(jìn)一步解決FPGA設計與驗證方面的各種難題，其中包括我們客戶(hù)最關(guān)心的問(wèn)題—縮減面積及降低功耗?！?

    賽靈思公司設計軟件部副總裁Bruce Talley指出：“我們希望與Synplicity在共同設計與開(kāi)發(fā)的第二階段繼續密切合作。聯(lián)合工作組將我們各自的技術(shù)與工程設計優(yōu)勢整合在一起，通過(guò)統一的解決方案化解各種難題。我們兩家公司打算繼續推出相關(guān)解決方案與產(chǎn)品，為我們共同的客戶(hù)提供更多工具，以便他們能夠縮減占位面積并降低功耗，進(jìn)一步優(yōu)化基于賽靈思65納米FPGA的設計方案?！?