<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

FPGA也能做RNN

  • 導言:循環(huán)神經(jīng)網(wǎng)絡(luò )(RNNs)具有保留記憶和學(xué)習數據序列的能力。由于RNN的循環(huán)性質(zhì),難以將其所有計算在傳統硬件上實(shí)現并行化。當前CPU不具有大規模并行
  • 關(guān)鍵字: 嵌入式  FPGA  

一種基于FPGA硬件求解函數的簡(jiǎn)化方法

  • 摘 要:本文研究了一種運用FPGA進(jìn)行數據處理的方法,包括:提取輸入數據的高log2M個(gè)比特位的數據,作為高有效位,根據預先設置的目標函數的計算表格,
  • 關(guān)鍵字: 數字信號  FPGA  

基于FPGA的DDR3 SDRAM控制器用戶(hù)接口設計

  • 摘要:為了滿(mǎn)足高速圖像數據采集系統中對高帶寬和大容量的要求,利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的設計方法,提出了一種基于Verilog-HDL 語(yǔ)言的
  • 關(guān)鍵字: 控制器  FPGA  

UltraScaleC UltraScale FPGA中IODelay相比7Series FPGA的改變

  • IODelay是Xilinx FPGA IO結構內,一個(gè)很有用處的單元,至少從Spartan6/Virtex5時(shí)代開(kāi)始,就已經(jīng)集成了這一技術(shù),在很多高速接口互聯(lián)時(shí),我們都可能找到
  • 關(guān)鍵字: FPGA  

主動(dòng)式 FPGA 穩定電源定序解決方案

  • 在啟動(dòng)目前的大型系統單芯片 FPGA 的多重電軌時(shí),有許多技巧可用來(lái)控制其啟動(dòng)順序和時(shí)序。遵照裝置制造商所指定的正確順序甚為重要,如此可避免裝置抽
  • 關(guān)鍵字: FPGA  電源定序  

給 AI 換個(gè)“大動(dòng)力小心臟”之通用 CNN 加速設計

  • 導語(yǔ)基于FPGA的通用CNN加速設計,可以大大縮短FPGA開(kāi)發(fā)周期,支持業(yè)務(wù)深度學(xué)習算法快速迭代;提供與GPU相媲美的計算性能,但擁有相較于GPU數量級的延時(shí)
  • 關(guān)鍵字: FPGA  控制  

基于Virtex系列FPGA的可編程嵌入式信號處理背板的開(kāi)發(fā)設計

  • 現場(chǎng)可編程邏輯門(mén)陣列(FPGA)和高性能數字信號處理器(DSP)是高速信號處理領(lǐng)域兩大關(guān)鍵器件,FPGA和DSP的運算速度及并行處理效能成為制約高速信號處理應
  • 關(guān)鍵字: Virtex  FPGA  嵌入式  信號處理  

利用Microchip 單芯片功率監控IC(測量范圍0V至32V),降低成本并精簡(jiǎn)材料清單

  •   對于現場(chǎng)可編程門(mén)陣列(FPGA)、圖形處理器(GPU)和嵌入式計算器件等低電壓、高功耗應用而言,管理并降低功耗至關(guān)重要。這些器件首先必須準確測量功耗才能對其進(jìn)行管理,但高精度的功率測量解決方案通常意味著(zhù)高成本,而且需要多個(gè)集成電路(IC)或電源配置來(lái)測量不同的軌道。為了滿(mǎn)足這些需求,Microchip Technology Inc.(美國微芯科技公司)推出全新的雙通道和三通道功率監控器件,可以通過(guò)一塊芯片測量0V至32V電壓下的功耗,這為設計人員提供了簡(jiǎn)單易用且能夠提高功率測量準確性的解決方案。雙通道
  • 關(guān)鍵字: Microchip,FPGA  

Xilinx宣布收購深鑒科技,具體金額未對外披露

  • 賽靈思于2018年7月18日宣布完成對深鑒科技的收購
  • 關(guān)鍵字: Xilinx  深鑒科技  FPGA   

FPGA與深度學(xué)習的關(guān)系究竟是什么?

  •   人工智能的風(fēng)潮從技術(shù)一路蔓延到硬件,讓“芯片”成為今年行業(yè)里盛極一時(shí)的主題。人們關(guān)注通用芯片領(lǐng)域里CPU和GPU不斷刷新的基準(benchmark),更對專(zhuān)用芯片(ASIC)領(lǐng)域不同場(chǎng)景下不斷問(wèn)世的解決方案表示出了空前的熱情?! 《娝苤?,在專(zhuān)用芯片與通用芯片中間,還有一個(gè)更為靈活,也更為神秘的領(lǐng)域:FPGA。無(wú)論是英特爾天價(jià)的收購還是微軟與 IBM 雄心勃勃的計劃,都讓人對其更加好奇。而“萬(wàn)能芯片”的名稱(chēng),以及多樣化的職責范圍:它可以是智能手機里不起眼的一個(gè)小組件,也可以是數千美金一塊的開(kāi)發(fā)板,也
  • 關(guān)鍵字: FPGA  深度學(xué)習  

電子新手最害怕的12件事

  •   中國缺少什么樣的電子工程師?中國缺少滿(mǎn)嘴胡須的電子工程師;中國缺少坐輪椅的電子工程師;中國缺少在一個(gè)行業(yè)專(zhuān)注幾十年的資深電子技術(shù)專(zhuān)家;中國缺少知識全面,做事精密細致的電子系統架構師。中國有多少工作很多年的電子工程師;中國每年有多少電子新手需要開(kāi)始全新的技術(shù)生涯;他們有什么困惑需要去解開(kāi);他們最關(guān)心的問(wèn)題是什么?他們對未來(lái)的期待是什么?  以下提取了12個(gè)電子工程師最關(guān)心的問(wèn)題,是經(jīng)過(guò)同電子工程師的真誠交流,長(cháng)時(shí)間的深刻思考電子工程師一直糾結于心中的難題,并做了淺顯的分析,希望電子工程師論壇的廣大工程師
  • 關(guān)鍵字: ARM  FPGA  

剖析FPGA的優(yōu)勢以及產(chǎn)業(yè)化的痛點(diǎn)

  •   可編程的“萬(wàn)能芯片” FPGA——現場(chǎng)可編程門(mén)陣列,是指一切通過(guò)軟件手段更改、配置器件內部連接結構和邏輯單元,完成既定設計功能的數字集成電路。        FPGA簡(jiǎn)介   FPGA(Field Programmable Gate Array)于1985年由xilinx創(chuàng )始人之一Ross Freeman發(fā)明,雖然有其他公司宣稱(chēng)自己最先發(fā)明可編程邏輯器件PLD,但是真正意義上的第一顆FPGA芯片XC2064為xilinx所發(fā)明,這個(gè)
  • 關(guān)鍵字: FPGA  ASIC  

CPLD、FPGA、DSP的聯(lián)系和區別?

  •   ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè),設計了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM也是單片機。ARM架構是面向低預算市場(chǎng)設計的第一款RISC微處理器,基本是32位單片機的行業(yè)標準,它提供一系列內核、體系擴展、微處理器和系統芯片方案,四個(gè)功能模塊可供生產(chǎn)廠(chǎng)商根據不同用戶(hù)的要求來(lái)配置生產(chǎn)?! ∮捎谒挟a(chǎn)品均采用一個(gè)通用的軟件體系,所以相同的軟件可在所有產(chǎn)品中運行。目前ARM在手持設備市場(chǎng)占有90以上的份額,可以有效地縮短應用程序開(kāi)發(fā)與
  • 關(guān)鍵字: CPLD  FPGA  DSP  

存儲新時(shí)代:利用RISC-V和內存結構實(shí)現開(kāi)放式計算

  •   前言  在過(guò)去的幾年里,我們目睹了數據的一系列巨大變化,包括數據如何被生成、處理以及進(jìn)一步利用以獲取額外的價(jià)值和智能,而這些變化都受到以深度學(xué)習和神經(jīng)網(wǎng)絡(luò )應用為基礎的新興計算模式所影響。這種深刻的變化始于數據中心,其利用深度學(xué)習技術(shù)來(lái)提供對海量數據的洞察,主要用于分類(lèi)或識別圖像、支持自然語(yǔ)言處理或語(yǔ)音處理,或者理解、生成或成功學(xué)習如何玩復雜的策略游戲。這種變化催生了一批專(zhuān)門(mén)針對這些類(lèi)別的問(wèn)題而設計的高功效計算設備(基于GP-GPU和FPGA),后來(lái)還產(chǎn)生了可完全定制的ASIC,進(jìn)一步加速并提高了基于深
  • 關(guān)鍵字: RISC-V  FPGA  

FPGA與深度學(xué)習的關(guān)系究竟是什么?

  •   人工智能的風(fēng)潮從技術(shù)一路蔓延到硬件,讓“芯片”成為今年行業(yè)里盛極一時(shí)的主題。人們關(guān)注通用芯片領(lǐng)域里CPU和GPU不斷刷新的基準(benchmark),更對專(zhuān)用芯片(ASIC)領(lǐng)域不同場(chǎng)景下不斷問(wèn)世的解決方案表示出了空前的熱情?! 《娝苤?,在專(zhuān)用芯片與通用芯片中間,還有一個(gè)更為靈活,也更為神秘的領(lǐng)域:FPGA。無(wú)論是英特爾天價(jià)的收購還是微軟與 IBM 雄心勃勃的計劃,都讓人對其更加好奇。而“萬(wàn)能芯片”的名稱(chēng),以及多樣化的職責范圍:它可以是智能手機里不起眼的一個(gè)小組件,也可以是數千美金一塊的開(kāi)發(fā)板,也
  • 關(guān)鍵字: FPGA,深度學(xué)習  
共6799條 40/454 |‹ « 38 39 40 41 42 43 44 45 46 47 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>