<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于嵌入式SoC芯片S698-T的飛參采集器設計

  •  韓?俊 (珠海歐比特宇航科技股份有限公司?廣東?珠海?519080)????????隨著(zhù)我國航空業(yè)的發(fā)展,我國自主設計的飛機越來(lái)越多的飛行在天空中,為了記錄監控飛機飛行過(guò)程中,飛機各種設備的參數,就需要飛行參數記錄儀器進(jìn)行實(shí)時(shí)記錄。而飛機上設備種類(lèi)、接口類(lèi)型、信號種類(lèi)都比較多,而為了滿(mǎn)足多種飛機型號的需求,就需要將飛行參數采集器設備的尺寸做的比較小,使得大飛機和小飛機都能夠使用?! ?/li>
  • 關(guān)鍵字: SoC  FPGA  

基于FPGA的卷積層并行加速方案

  •   卷積神經(jīng)網(wǎng)絡(luò )(Convolutional?Neural?Networks)是一種主要應用于圖像處理領(lǐng)域的人工智能算法。尤其是在計算機視覺(jué)領(lǐng)域,CNN在包括識別(recognition)、檢測(detection)、分割(segmentation)等很多任務(wù)中占主流地位?! 【矸e神經(jīng)網(wǎng)絡(luò )的基本元素:卷積層(convolutional?layer)、池化層(pooling)、激活函數(activation)、全連接層(fully-connected?layer)。卷
  • 關(guān)鍵字: FPGA  CNN  

靜態(tài)哈夫曼編碼的快速硬件實(shí)現

  •  王朝馳?李成澤?史傲凱?李靖  電子科技大學(xué)(四川?成都?610054)  第一屆(2016-2017)全國大學(xué)生集成電路創(chuàng )新創(chuàng )業(yè)大賽全國總決賽FPGA設計方向二等獎本文所提出的方案的主要功能是連續接收256個(gè)0~9之間的任意數值,針對這256個(gè)數據完成輸入數據元素的哈夫曼編碼,最后先輸出0~9元素對應的編碼,再按照輸入數據順序輸出各數據對應的哈夫曼編碼?! ??系統設計方案  哈夫曼編碼的基本思想是將出現概率較大的數據用較短的編碼表示,而將出
  • 關(guān)鍵字: 哈夫曼編碼  FPGA  

智能工業(yè)物聯(lián)網(wǎng)邊緣 (Edge)平臺的關(guān)鍵屬性(上)

  •   1?IT-OT?融合方法  工業(yè)物聯(lián)網(wǎng)?(IIoT)?指涉及邊緣設備、云應用、傳感器、算法、安全性、保密性、大量協(xié)議庫、人機界面?(HMI)?及其它必須互操作元素的多維度緊密耦合的系統鏈。一些人將?IIoT?愿景描述為運營(yíng)技術(shù)?(OT)?與信息技術(shù)?(IT)?的融合,但實(shí)際上目標更為深遠。OT?應用的時(shí)間敏感性和?IT?應用的數據密集性要求所有這些元素融
  • 關(guān)鍵字: 工業(yè)物聯(lián)網(wǎng)  FPGA   

采用FPGA的以太網(wǎng)應用

  •   以太網(wǎng)連接的日益普及和不斷增加的降成本壓力,是不可阻擋的兩大網(wǎng)絡(luò )趨勢。由于網(wǎng)絡(luò )和物聯(lián)網(wǎng)(IoT)不斷擴張,使得以太網(wǎng)端口的性能持續增加,并且應用于更廣泛的各種產(chǎn)品。網(wǎng)絡(luò )運營(yíng)商面臨兩個(gè)巨大壓力,首先是要大幅降低資本支出(CAPEX/OPEX),同時(shí)要提供更快性能以支持消費者應用,如4?K視頻和無(wú)處不在的云連接。為了幫助架構師滿(mǎn)足這些市場(chǎng)需求,我們需要重新定義中端密度FPGA特性:低成本、低功耗,并且可以滿(mǎn)足通訊應用中以太網(wǎng)互聯(lián)的性能要求?! ∵@些新市場(chǎng)向設計以太網(wǎng)通信設備的供應商提出了重大的挑
  • 關(guān)鍵字: FPGA  以太網(wǎng)  

AI技術(shù)助力視頻監控領(lǐng)域智能化發(fā)展

  •   如果大家參加過(guò)2017年10月底在深圳舉辦的安博會(huì ),肯定會(huì )被如潮的人海以及玲瑯滿(mǎn)目的人工智能案例所震驚。毫無(wú)疑問(wèn),視頻監控行業(yè)將迎來(lái)真正的大爆發(fā),同時(shí)人工智能也必然會(huì )在視頻監控行業(yè)大規模應用?! 〗鼉赡?,得益于深度學(xué)習算法的進(jìn)步,人工智能得以飛速發(fā)展和應用。業(yè)界有個(gè)這樣的簡(jiǎn)單比喻:如果把打造人工智能系統比作造火箭,則算法是引擎,數據是燃料,加速靠的是芯片??梢?jiàn),海量的數據、先進(jìn)的算法、高效的芯片是AI領(lǐng)域三大要素。在這次人工智能大浪潮中,幾乎每個(gè)芯片商都希望搭上順風(fēng)車(chē)火一把。下圖為研究機構對未來(lái)AI芯
  • 關(guān)鍵字: AI  FPGA  

大咖詳談FPGA,簡(jiǎn)介、工作原理等

  •   FPGA工作原理與簡(jiǎn)介  如前所述,FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現的,即解決了定制電路的不足,又克服了原有可編程器件門(mén)電路有限的缺點(diǎn)?! ∮捎贔PGA需要被反復燒寫(xiě),它實(shí)現組合邏輯的基本結構不可能像ASIC那樣通過(guò)固定的與非門(mén)來(lái)完成,而只能采用一種易于反復配置的結構。查找表可以很好地滿(mǎn)足這一要求,目前主流FPGA都采用了基于SRAM工藝的查找表結構,也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
  • 關(guān)鍵字: FPGA  Xilinx  

據說(shuō)電子工程師就易犯這20個(gè)錯,你有過(guò)嗎?

  •   電子工程師指從事各類(lèi)電子設備和信息系統研究、教學(xué)、產(chǎn)品設計、科技開(kāi)發(fā)、生產(chǎn)和管理等工作的高級工程技術(shù)人才。一般分為硬件工程師和軟件工程師?! ∮布こ處煟褐饕撠熾娐贩治?、設計;并以電腦軟件為工具進(jìn)行PCB設計,待工廠(chǎng)PCB制作完畢并且焊接好電子元件之后進(jìn)行測試、調試;  軟件工程師:主要負責單片機、DSP、ARM、FPGA等嵌入式程序的編寫(xiě)及調試。FPGA程序有時(shí)屬硬件工程師工作范疇?! ″e誤一:  這些拉高/拉低的電阻用多大的阻值關(guān)系不大,就選個(gè)整數5K吧  點(diǎn)評:市場(chǎng)上不存在5K的阻值,最接近的
  • 關(guān)鍵字: PCB  FPGA  

為什么說(shuō)在嵌入式系統設計采用FPGA是理想的選擇?

  •   隨著(zhù)消費電子、物聯(lián)網(wǎng)等領(lǐng)域的不斷發(fā)展,用戶(hù)需求也越來(lái)越復雜和多樣,因此我們在嵌入式系統設計中必須選擇合適的處理器(SoC)系統,當然我們也需要考慮成本、功耗、性能、I/O資源等方面,但是隨著(zhù)實(shí)踐案例的增多FPGA越來(lái)越成為嵌入式系統設計的主流選擇?! ilinx作為可編程邏輯器件(FPGA)的行業(yè)領(lǐng)導者提供了豐富的器件和簡(jiǎn)捷的開(kāi)發(fā)工具,下面從以下幾方面向大家介紹:  FPGA/SoC:最早我們都采用的是純FPGA設計,利用FPGA的資源實(shí)現軟核處理器比如Microblaze、Picoblaze等,現
  • 關(guān)鍵字: FPGA  嵌入式  

高頻交易堅強的后盾:基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

  •   高頻交易,這個(gè)名詞可能對你并不陌生,它是指那些人們無(wú)法利用的,極為短暫的市場(chǎng)變化中尋求獲利的自動(dòng)化程序交易,高頻交易瞬息萬(wàn)變,而決勝的關(guān)鍵就在于快。今天小編就給大家介紹一款Aldec最新的專(zhuān)門(mén)用于高頻交易的PCIe卡,由小編前面的介紹,大家一定也只知道這款卡的主打性能就是速度快,沒(méi)錯,這也就不難理解為什么Aldec的新型的面向高頻交易的HES-HPC-HET-XCVU9P?PCIe卡采用Xilinx?Virtex?UltraScale?+?VU9P&n
  • 關(guān)鍵字: Virtex  FPGA  

可編程邏輯實(shí)現數據中心互連

  •   隨著(zhù)實(shí)施基于云的服務(wù)和機器到機器通信所產(chǎn)生的數據呈指數級增長(cháng),數據中心面臨重重挑戰?! ∵@種增長(cháng)毫無(wú)減緩態(tài)勢,有業(yè)界專(zhuān)家預測內部數據中心機器對機器流量將會(huì )超出所有其他類(lèi)型流量多個(gè)數量級。這種顯著(zhù)增長(cháng)給數據中心帶來(lái)三個(gè)主要挑戰:  ·?數據速度?–?接收與處理數據所需的時(shí)間增強了數據的接收和處理能力,實(shí)現高速傳輸。這使數據中心可支持近乎實(shí)時(shí)的性能?!  ?數據種類(lèi)?–?從圖像與視頻這樣的結構化數據到傳感器與日志數據這樣的非結構化數據,可將不同格
  • 關(guān)鍵字: DCI   FPGA   

美高森美宣布其整個(gè)產(chǎn)品組合不受Spectre和Meltdown漏洞影響

  •   致力于在功耗、安全、可靠性和性能方面提供差異化半導體技術(shù)方案的領(lǐng)先供應商美高森美公司(Microsemi Corporation,紐約納斯達克交易所代號:MSCC)宣布旗下包括現場(chǎng)可編程邏輯器件(FPGA)在內的產(chǎn)品均不受最近發(fā)現的x86、ARM?及其它處理器相關(guān)的安全漏洞所影響。早前安全研究人員透露全球范圍內涉及數十億臺設備的芯片存在稱(chēng)為Spectre 和 Meltdown 的主要計算機芯片漏洞?! ∶栏呱朗紫夹g(shù)官兼高級開(kāi)發(fā)副總裁Jim Aral
  • 關(guān)鍵字: 美高森美  FPGA  

Achronix完成其基于16nm FinFET+工藝的Speedcore eFPGA技術(shù)量產(chǎn)級測試芯片的驗證

  •   基于現場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件和嵌入式FPGA(eFPGA)硅知識產(chǎn)權領(lǐng)域領(lǐng)導性企業(yè)Achronix半導體公司(Achronix?Semiconductor?Corporation)日前宣布:已完成了其采用臺積電(TSMC)16nm?FinFET+工藝技術(shù)的SpeedcoreTM?eFPGA量產(chǎn)驗證芯片的全芯片驗證。通過(guò)在所有的運行情況下都采用嚴格的實(shí)驗室測試和自動(dòng)測試設備(ATE)測試,驗證了Speedcore測試芯片的完整功能?! pee
  • 關(guān)鍵字: Achronix  FPGA  

大咖解讀啥是FPGA/DSP?

  •   這世界真是瘋了,貌似有人連FPGA原理是什么都不知道就開(kāi)始來(lái)學(xué)習FPGA了。   DSP就是一個(gè)指令比較獨特的處理器。它雖然是通用處理器,但是實(shí)際上不怎么“通用”。技術(shù)很牛的人可以用DSP做一臺電腦出來(lái)跑windows,而實(shí)際上真正這么干的肯定是蠢材。用DSP做信號處理,比其他種類(lèi)的處理器要厲害;用DSP做信號處理之外的事情,卻并不見(jiàn)長(cháng)。而且信號處理的代碼一般需要對算法很精通的人才能真正寫(xiě)好。   數據結構里面的時(shí)間復雜度和空間復雜度在這里是一把很?chē)揽岬某咦印?FPGA只不
  • 關(guān)鍵字: FPGA  DSP  

大數據量進(jìn)一步推動(dòng)集中式計算

  • 近10年來(lái),大家看到集中式計算已實(shí)現了大幅的增長(cháng),大量數據都流向云端以利用其在專(zhuān)用數據中心中低成本處理的優(yōu)勢。這是一種似乎與計算領(lǐng)域總趨勢不一致的趨勢,總的趨勢是始于大型機卻逐漸移向周邊包圍型智能和物聯(lián)網(wǎng)(IoT)。隨著(zhù)我們進(jìn)入2018年,這種集中化將達到它的極限。驅動(dòng)下一波應用所需的數據量正在開(kāi)始推動(dòng)發(fā)展方向上的改變。
  • 關(guān)鍵字: Achronix,集中式計算,FPGA  
共6799條 44/454 |‹ « 42 43 44 45 46 47 48 49 50 51 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>