<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

基于PCIe+X86系統的毫米波信號實(shí)時(shí)處理研究及FPGA實(shí)現*

  • 為了滿(mǎn)足毫米波5G信號采集傳輸控制系統中對前端射頻芯片的控制以及5G數據到上位機的高速傳輸的需求,設計了一套基于FPGA的高速采集系統。實(shí)現了基帶數據的高速傳輸,測試結果驗證了設計方案的可行性。該系統可允許用戶(hù)通過(guò)PCIe總線(xiàn)訪(fǎng)問(wèn)FPGA中的用戶(hù)配置寄存器,同時(shí)該系統可對前端射頻產(chǎn)生的不高于4 GB/s的連續或非連續上行數據進(jìn)行實(shí)時(shí)采集,同時(shí)可以將上位機中的下行數據以不少于4 GB/s的速率寫(xiě)入FPGA側的DDR4。
  • 關(guān)鍵字: 202305  5G NR  毫米波  PCIe  FPGA  X86  

用于多時(shí)鐘域 SoC 和 FPGA 的同步器技術(shù)

  • 通常,傳統的雙觸發(fā)器同步器用于同步單比特電平信號。如圖1和圖2所示,觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對輸入 B1-d 進(jìn)行采樣時(shí),輸出 B1-q 有可能進(jìn)入亞穩態(tài)。但在 CLK_B 時(shí)鐘的一個(gè)時(shí)鐘周期期間,輸出 B1-q 可能穩定到某個(gè)穩定值。常規二觸發(fā)器同步器通常,傳統的雙觸發(fā)器同步器用于同步單比特電平信號。如圖1和圖2所示,觸發(fā)器A和B1工作在異步時(shí)鐘域。CLK_B 時(shí)鐘域中的觸發(fā)器 B1 對輸入 B1-d 進(jìn)行采樣時(shí),輸出 B1-q 有可能進(jìn)入亞穩態(tài)。但在 CLK
  • 關(guān)鍵字: SoC  FPGA  

英特爾發(fā)布首款支持PCIe 5.0和CXL功能的Agilex 7 FPGA R-Tile

  • 英特爾可編程解決方案事業(yè)部今日宣布,符合量產(chǎn)要求的英特爾Agilex? 7 R-tile正在批量交付。該設備是首款具備PCIe 5.0和CXL功能的FPGA,同時(shí)這款FPGA亦是唯一一款擁有支持上述接口所需的硬化知識產(chǎn)權(IP)的產(chǎn)品。英特爾公司副總裁兼可編程解決方案事業(yè)部總經(jīng)理Shannon Poulin表示:"客戶(hù)需要尖端技術(shù)提供所需的可擴展性和定制化服務(wù),這不僅可以有效地管理當前的工作負載,同時(shí)能夠隨著(zhù)其需求變化來(lái)調整功能。英特爾Agilex產(chǎn)品以客戶(hù)所需的速度、功耗和功能支持可編程創(chuàng )新,
  • 關(guān)鍵字: 英特爾  PCIe 5.0  CXL功能  Agilex 7  FPGA  

耀宇視芯選擇萊迪思FPGA實(shí)現AR/VR參考設計

  • 中國上?!?023年4月27日——萊迪思半導體公司(NASDAQ:LSCC),低功耗可編程器件的領(lǐng)先供應商,今日宣布萊迪思CrossLink-NX? FPGA將為南京耀宇視芯科技有限公司(Metasolution)最新的增強現實(shí)(AR)和虛擬現實(shí)(VR)參考設計提供支持。耀宇視芯是一家領(lǐng)先的同步定位和地圖構建(SLAM)算法和芯片的供應商,專(zhuān)注于A(yíng)R/VR硬件和軟件解決方案,為AR/VR頭顯應用提供一整套六自由度(6DoF)模型。 耀宇視芯總監姜愛(ài)鵬先生表示:“隨著(zhù)AR/VR的新應用不斷涌現,
  • 關(guān)鍵字: 耀宇視芯  萊迪思  FPGA  AR/VR  

e絡(luò )盟社區開(kāi)展第三期“可編程之路”培訓活動(dòng)

  • 中國上海,2023年4月17日 – 安富利旗下全球電子元器件產(chǎn)品與解決方案分銷(xiāo)商e絡(luò )盟通過(guò)其在線(xiàn)社區與AMD聯(lián)合開(kāi)展第三期“可編程之路”免費培訓項目。所有入圍學(xué)員都將獲贈一套FPGA SoC開(kāi)發(fā)套件,可用于完成設計項目開(kāi)發(fā)任務(wù),并有機會(huì )贏(yíng)取價(jià)值4000美元的獎品。 “可編程之路”是由e絡(luò )盟社區推出的FPGA片上系統(SoC)系列培訓項目。首期“可編程之路”活動(dòng)于2018年舉行,重點(diǎn)關(guān)注可編程邏輯器件(PLD),活動(dòng)圍繞基于A(yíng)MD Zynq-7000 SoC的AVNET MiniZed開(kāi)發(fā)板應用展
  • 關(guān)鍵字: e絡(luò )盟社區  可編程之路  AMD  FPGA  FPGA SoC  

收購賽靈思后,AMD 推出 Alveo MA35D 加速卡:支持 AV1 和 8K 分辨率編碼

  • IT之家 4 月 6 日消息,2020 年,賽靈思發(fā)布了其首款“一體化 SmartNIC(智能網(wǎng)卡)平臺”——Alveo U25 的數據中心加速卡,在單顆器件上實(shí)現了網(wǎng)絡(luò )、存儲和計算加速功能的融合。作為 Xilinx Alveo 系列的后繼產(chǎn)品,AMD 今天推出了一款新的數據中心專(zhuān)用加速卡 ——Alveo MA35D。與 Alveo U30 一樣,MA35D 是專(zhuān)為數據中心設計的純視頻編碼卡,目前已經(jīng)向其合作伙伴提供了樣品。簡(jiǎn)單來(lái)說(shuō),最新一代的 Alveo 加速卡有著(zhù)比其前身
  • 關(guān)鍵字: 賽靈思  Xilinx  

ARM+FPGA開(kāi)發(fā)板的強勁圖形系統體驗——米爾基于NXP i.MX 8M Mini+Artix-7開(kāi)發(fā)板

  • 本篇測評由優(yōu)秀測評者“qinyunti”提供。01 ARM+FPGA異核架構開(kāi)發(fā)板簡(jiǎn)單介紹MYD-JX8MMA7的這款ARM+FPGA異核架構開(kāi)發(fā)板, 擁有2個(gè)GPU核,一個(gè)用來(lái)做3D數據處理,另一個(gè)用來(lái)做2D和 3D加速。3D GPU核支持:●? ?OpenGL ES 1.1,2.0●? ?Open VG 1.1●? ?2D GPU核支持●? ?多圖層混合基于A(yíng)RM+FPGA異核架構開(kāi)發(fā)板MYD-JX8MMA7,具備非常強的
  • 關(guān)鍵字: NXP  Xilinx  i.MX 8M Mini  Artix-7  ARM+FPGA  圖像處理  異構處理器  

應對中端FPGA市場(chǎng)的挑戰

  • 在當今競爭激烈的技術(shù)行業(yè)中,成敗的關(guān)鍵可能就在于能否率先上市。然而,快速上市也帶來(lái)了挑戰,尤其是系統和應用設計方面的挑戰。隨著(zhù)人工智能、網(wǎng)絡(luò )邊緣計算和自動(dòng)化的日益發(fā)展以及網(wǎng)絡(luò )安全威脅的激增,設計師現在比以往任何時(shí)候都更需要在整個(gè)開(kāi)發(fā)周期中自由更改和微調他們的設計。系統架構師為其設計選擇的組件在開(kāi)發(fā)和推出最終產(chǎn)品的速度方面發(fā)揮著(zhù)越來(lái)越重要的作用,尤其是在選擇不同類(lèi)型的處理器時(shí)。以前產(chǎn)品的上市周期較長(cháng),設計人員經(jīng)常使用ASIC組件。然而,這類(lèi)處理器成本高,功能固定,難以跟上當今快速變化的技術(shù)格局。相比之下,F
  • 關(guān)鍵字: FPGA  中端FPGA  萊迪思  

使用數字電源模塊為 FPGA 供電

  • 為 FPGA 提供負載點(diǎn) (POL) 電源的電壓輸入軌的激增使電源設計更具挑戰性。因此,封裝電源模塊在電信、云計算和工業(yè)設備中的使用越來(lái)越多,因為它們作為獨立的電源管理系統運行。它們比分立式解決方案更易于使用,并且對于經(jīng)驗豐富的和新手電源設計人員來(lái)說(shuō)都可以加快上市時(shí)間。模塊包括所有主要組件——PWM 控制器、FET、電感器和補償電路——只有創(chuàng )建整個(gè)電源所需的輸入電容器和輸出電容器。為 FPGA 提供負載點(diǎn) (POL) 電源的電壓輸入軌的激增使電源設計更具挑戰性。因此,封裝電源模塊在電信、云計算和工業(yè)設備中
  • 關(guān)鍵字: 數字電源,FPGA  

FPGA 和功率 MOSFET 缺貨現象下半年將持續

  • 2023 年,半導體和電子元件價(jià)格正在穩定,但仍有部分產(chǎn)品短缺。
  • 關(guān)鍵字: FPGA  MOSFET  

英特爾推出Agilex 7 FPGA,搭載全新收發(fā)器打造業(yè)界領(lǐng)先的數據傳輸速度

  • 近日,英特爾發(fā)布了英特爾Agilex??7 FPGA F-Tile,并配備市場(chǎng)領(lǐng)先的現場(chǎng)可編程門(mén)陣列(FPGA)收發(fā)器1。在當今以數據為中心的世界,該產(chǎn)品將幫助客戶(hù)在帶寬密集的領(lǐng)域應對挑戰,包括數據中心和高速網(wǎng)絡(luò )。英特爾Agilex 7 FPGA F-Tile為嵌入式、網(wǎng)絡(luò )和云計算客戶(hù)而設計,是一個(gè)靈活的硬件解決方案,具有業(yè)界領(lǐng)先的收發(fā)器性能,提供高達116 Gbps和強化的400 GbE知識產(chǎn)權(IP)。英特爾公司副總裁兼可編程解決方案事業(yè)部總經(jīng)理Shannon Poulin表示:“英特爾Ag
  • 關(guān)鍵字: 英特爾  Agilex 7  FPGA  

萊迪思FPGA助力奧視威電子最新的演播室監視器設計

  • 萊迪思半導體公司,低功耗可編程器件的領(lǐng)先供應商,今日宣布奧視威電子科技股份有限公司(SWIT)選擇萊迪思FPGA為其最新的演播室監視器提供互連、視頻和成像功能。SWIT演播室監視器集成了萊迪思FPGA的低功耗、高性能和靈活的視頻互連功能,擁有超高亮HDR、陽(yáng)光直射可監看、快速放大和平移、直方圖以及豐富的接口等特性,為演播監控提供獨特優(yōu)勢。SWIT副總裁喻金華先生表示:“為我們的每款產(chǎn)品選擇最佳的元件對于保持我們的行業(yè)領(lǐng)先地位以及確保我們的客戶(hù)開(kāi)發(fā)他們所需的功能集至關(guān)重要。我們很高興能與萊迪思合作,將他們的
  • 關(guān)鍵字: 萊迪思  FPGA  奧視威  演播室監視器  

基于Zynq 7000系列單板的FPGA米爾農業(yè)生產(chǎn)識別系統

  • 隨著(zhù)農業(yè)生產(chǎn)模式和視覺(jué)技術(shù)的發(fā)展,農業(yè)采摘機器人的應用已逐漸成為了智慧農業(yè)的新趨勢,通過(guò)機器視覺(jué)技術(shù)對農作物進(jìn)行自動(dòng)檢測和識別已成為采摘機器人設計的關(guān)鍵技術(shù)之一,這決定了機器人的采摘效果和農場(chǎng)的經(jīng)濟效率。目前市面上最常見(jiàn)的是基于單片機開(kāi)發(fā)的自動(dòng)采摘機器人,但是隨著(zhù)人工智能的快速發(fā)展,通過(guò)建立神經(jīng)網(wǎng)絡(luò )基于大量圖像數據訓練的識別方法成為新一代智慧農業(yè)發(fā)展必不可缺的硬性條件。智慧農業(yè)作為農業(yè)生產(chǎn)機器人升級芯片的選擇,FPGA實(shí)時(shí)高速采集功能,搭配ARM端高性能處理系統搭建機器人自動(dòng)識別采摘系統不為是最優(yōu)的選擇。
  • 關(guān)鍵字: FPGA  農業(yè)生產(chǎn)識別  Zynq 7000  7Z010  7Z020  

捷聯(lián)慣性導航計算機系統架構發(fā)展綜述

  • 為了滿(mǎn)足捷聯(lián)導航計算機高精度、低成本、低功耗和小型化的要求,本文針對捷聯(lián)導航計算機進(jìn)行研究。首先介紹慣性導航的基本概念,引出捷聯(lián)慣性導航計算機這一概念。然后簡(jiǎn)單分析了導航計算機的基本工作任務(wù)。再從硬件架構上分類(lèi)列舉了五類(lèi)不同的硬件實(shí)現方式,并分析它們的優(yōu)勢和不足。最后對未來(lái)捷聯(lián)導航計算機的發(fā)展進(jìn)行了進(jìn)一步展望。
  • 關(guān)鍵字: 202302  捷聯(lián)慣性導航  導航計算機  DSP  FPGA  

釋放下一代車(chē)輛的無(wú)限潛力

  • 車(chē)輛自動(dòng)化趨勢是汽車(chē)行業(yè)的一個(gè)熱門(mén)話(huà)題,盡管新冠疫情期間行業(yè)面臨諸多挑戰,但近年來(lái)自動(dòng)駕駛功能背后的顛覆性技術(shù)已經(jīng)取得巨大進(jìn)步。今年早些時(shí)候,麥肯錫公司發(fā)布的一份報告表明先進(jìn)的汽車(chē)自動(dòng)駕駛功能不僅為消費者或制造商帶來(lái)巨大的增長(cháng)潛力,還有望革新交通運輸行業(yè)乃至整個(gè)社會(huì )。這一趨勢在2023年國際汽車(chē)展上尤為明顯,萊迪思在展會(huì )上與其他行業(yè)領(lǐng)導者一起探索了汽車(chē)行業(yè)的最新創(chuàng )新成果,包括萊迪思技術(shù)如何幫助我們的客戶(hù)進(jìn)行創(chuàng )新并加快其設計開(kāi)發(fā)。萊迪思展臺展示了各類(lèi)汽車(chē)級解決方案的最新演示,可用于打造基于萊迪思低功耗FPG
  • 關(guān)鍵字: 萊迪思  Avant-E  FPGA  
共6758條 14/451 |‹ « 12 13 14 15 16 17 18 19 20 21 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>