<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

Xilinx跨界擴張,五年預增5倍用戶(hù)

  • 編者按:五年來(lái),Xilinx正經(jīng)歷轉型: 從FPGA供應商到可以支持系統和軟件工程師的全可編程技術(shù)(All Programmable technology )公司,致力于未來(lái)五年內增長(cháng)5倍的潛在用戶(hù),并為此推出了多處理器SoC和一系列軟件定義的設計環(huán)境。近日該公司的戰略規劃師Steve Glaser來(lái)華,向我們解釋了其構想。
  • 關(guān)鍵字: xilinx  FPGA  全可編程  201510  

Synopsys的全新HAPS-80基于FPGA的原型解決方案提供高達100MHz的系統性能

  •   新思科技(Synopsys, Inc.)日前宣布:推出全新HAPS®-80基于FPGA的原型系統,該系統為Synopsys的端到端原型解決方案的一部分。HAPS-80系統提供了高達100MHz的多FPGA性能,以及全新的專(zhuān)用高速時(shí)分復用(HSTDM)技術(shù)。HAPS-80采用Xilinx最新的Virtex UltraScale VU440 FPGA器件,每顆FPGA可容納2600萬(wàn)個(gè)ASIC門(mén),結合ProtoCompiler設計自動(dòng)化和調試軟件,可支持高達16億個(gè)ASIC門(mén)的設計。HAPS硬件與
  • 關(guān)鍵字: Synopsys  FPGA  

IBM和Xilinx聯(lián)手,CAPI FPGA爭奪大數據市場(chǎng)

  •   IBM和Xilinx走到了一起,IBM大中華區科技合作部業(yè)務(wù)發(fā)展總監張思民與Xilinx公司亞太區通信業(yè)務(wù)拓展高級經(jīng)理梁曉明坐到一起。當今計算遇到了瓶頸,技術(shù)障礙包括硬件編程和大數據編程;還有生態(tài)障礙。CAPI(一致性加速器處理器接口)把兩家公司的開(kāi)發(fā)人員聯(lián)系起來(lái),包括中國FPGA開(kāi)發(fā)人員5萬(wàn)人(來(lái)源:Xilinx數據),Java,C++的開(kāi)發(fā)人員4、5百萬(wàn)。   兩大陣營(yíng)在華博弈的結晶   筆者認為,這次合作的主要催化劑之一,當屬服務(wù)器CPU供應商Intel收購FPGA廠(chǎng)商Altera,與C
  • 關(guān)鍵字: IBM  Xilinx  

第一屆5G算法創(chuàng )新大賽公布復賽入圍名單

  •   Altera公司宣布,由Altera、西安電子科技大學(xué)、友晶科技主辦,華為、英特爾、展訊通信贊助的第一屆5G算法創(chuàng )新大賽公布進(jìn)入復賽的團隊名單。第一屆5G算法創(chuàng )新大賽是業(yè)界首個(gè)面向未來(lái)無(wú)線(xiàn)通信技術(shù)的高校大賽,旨在促進(jìn)創(chuàng )新。大賽共有184支隊伍報名參賽,462名參賽學(xué)生,覆蓋全國31個(gè)城市、76所高校,其中包括28所985高校和47所211高校。初賽角逐后進(jìn)入復賽共49支隊伍。由于初賽交付的高質(zhì)量作品較多并不乏創(chuàng )新性,大賽組委會(huì )宣布在原定一、二、三等獎基礎上,增設優(yōu)秀獎——&ld
  • 關(guān)鍵字: 5G  FPGA  

OpenPOWER基金會(huì )推第二代分布式計算 為企業(yè)“互聯(lián)網(wǎng)+”轉型加速

  •   今天,OpenPOWER基金會(huì )在京召開(kāi)主題為“開(kāi)放力量?引領(lǐng)新一代計算技術(shù)”的第二代分布式計算技術(shù)峰會(huì )。來(lái)自IBM公司、賽靈思公司、深圳市恒揚科技股份有限公司、聯(lián)科集團(中國)有限公司、無(wú)錫中太服務(wù)器有限公司、新浪網(wǎng)、清華大學(xué)等機構的領(lǐng)導、專(zhuān)家,以及ISV、FPGA技術(shù)人員和行業(yè)用戶(hù)200余人共同出席了峰會(huì )。峰會(huì )期間,OpenPOWER基金會(huì )宣布成立第二代分布式計算聯(lián)盟,以推動(dòng)新一代計算技術(shù)和應用的發(fā)展。同時(shí),構建于SuperVessel云平臺上的CAPI FPGA應
  • 關(guān)鍵字: OpenPOWER  FPGA   

Altera啟動(dòng)全球 SoC FPGA開(kāi)發(fā)者論壇

  •   Altera公司今天宣布,啟動(dòng)Altera SoC開(kāi)發(fā)者論壇(ASDF,Altera SoC Developers Forum)。這些開(kāi)幕活動(dòng)在硅谷、中國深圳和德國法蘭克福舉行,合作伙伴、開(kāi)發(fā)者和工程師將匯聚一堂,他們共同關(guān)注使用基于A(yíng)RM的SoC FPGA中的精細粒度異構計算技術(shù),滿(mǎn)足下一代嵌入式計算應用需求。在A(yíng)SDF提供的環(huán)境中,系統架構師、硬件工程師、軟件開(kāi)發(fā)人員和固件工程師一起協(xié)作,討論概念和遇到的難題,學(xué)習最新的技術(shù),了解Altera及其合作伙伴提供的SoC FPGA新產(chǎn)品。   A
  • 關(guān)鍵字: Altera  FPGA  

那些年的通用FPGA廠(chǎng)商去哪了?

  • 當你看到軟盤(pán),是否在感嘆,當年覺(jué)得很實(shí)用的存儲利器早已經(jīng)被云存儲等各種存儲方式取代。當你看到CPLD,是否也在感嘆,當年給我們帶來(lái)刺激的可編程邏輯,已經(jīng)被FPGA一統天下,現在輪到FPGA了
  • 關(guān)鍵字: FPGA  Altera  

美高森美成立卓越安全中心旨在解決最具挑戰性的網(wǎng)絡(luò )安全問(wèn)題

  •   致力于在電源、安全、可靠和性能方面提供差異化半導體技術(shù)方案的領(lǐng)先供應商美高森美公司(Microsemi Corporation)宣布成立卓越安全中心 (Security Center of Excellence),以響應互聯(lián)世界中快速演變的網(wǎng)絡(luò )安全威脅。卓越安全中心駐有安全和系統分析員團隊,以及加密、硬件和軟件工程師,積極主動(dòng)地解決多個(gè)垂直市場(chǎng)中最關(guān)鍵的安全問(wèn)題,旨在為客戶(hù)提供附加價(jià)值,并且在創(chuàng )建更安全的世界方面發(fā)揮領(lǐng)導作用。   美高森美總裁兼首席運營(yíng)官Paul Pickle表示:“我
  • 關(guān)鍵字: 美高森美  FPGA  

PLD/FPGA入門(mén),新手必備基礎知識

  •   簡(jiǎn)介:PLD是可編程邏輯器件(Programable Logic Device)的簡(jiǎn)稱(chēng),FPGA是現場(chǎng)可編程門(mén)陣列(Field Programable Gate Array)的簡(jiǎn)稱(chēng),兩者的功能基本相同,只是實(shí)現原理略有不同,所以我們有時(shí)可以忽略這兩者的區別,統稱(chēng)為可編程邏輯器件或PLD/FPGA。 PLD是電子設計領(lǐng)域中最具活力和發(fā)展前途的一項技術(shù),它的影響絲毫不亞于70年代單片機的發(fā)明和使用。   PLD能做什么呢?可以毫不夸張的講,PLD能完成任何數字器件的功能,上至高性能CPU,下至簡(jiǎn)單的74
  • 關(guān)鍵字: PLD  FPGA  

不得不看的電路設計八大誤區

  •   簡(jiǎn)介:我們常常會(huì )發(fā)現,自己想當然的一些規則或道理往往會(huì )存在一些差錯。電子工程師在電路設計中也會(huì )有這樣的例子。下面是一位工程師總結的八大誤區點(diǎn)。   現象一:這板子的PCB設計要求不高,就用細一點(diǎn)的線(xiàn),自動(dòng)布   點(diǎn)評:自動(dòng)布線(xiàn)必然要占用更大的PCB面積,同時(shí)產(chǎn)生比手動(dòng)布線(xiàn)多好多倍的過(guò)孔,在批量很大的產(chǎn)品中,PCB廠(chǎng)家降價(jià)所考慮的因素除了商務(wù)因素外,就是線(xiàn)寬和過(guò)孔數量,它們分別影響到PCB的成品率和鉆頭的消耗數量,節約了供應商的成本,也就給降價(jià)找到了理由。   現象二:這些總線(xiàn)信號都用電阻拉一下,
  • 關(guān)鍵字: PCB  FPGA  

衛星導航系統基帶偽碼完整系統解決方案

  •   項目背景及可行性分析   1.項目名稱(chēng)、項目的主要內容及目前的進(jìn)展情況   項目名稱(chēng):衛星導航系統基帶偽碼的頻域快捕獲;   項目的主要內容:利用FPGA設計實(shí)現GNSS信號的頻域快速捕獲算法。   目前的進(jìn)展情況:擁有成熟的算法結構和仿真測試結果,開(kāi)始著(zhù)手相關(guān)模塊的實(shí)現。   2.項目關(guān)鍵技術(shù)及創(chuàng )新點(diǎn)的論述   創(chuàng )新點(diǎn)(1):基于FFT,在頻域計算偽碼 序列的循環(huán)相關(guān)值。在每一個(gè)多普勒頻移,對所有碼延遲同時(shí)計算出相關(guān)結果。和傳統的直接計算本地與接收信號相關(guān)值的方法相比,運算時(shí)間短。對C/
  • 關(guān)鍵字: 基帶  FPGA  

迄今最強大的實(shí)時(shí)網(wǎng)絡(luò )交換處理器設計案例分享

  •   項目背景及可行性分析   項目名稱(chēng)、項目的主要內容及目前的進(jìn)展情況   項目名稱(chēng):實(shí)時(shí)網(wǎng)絡(luò )交換處理器   項目?jì)热荩夯赬ilinx高端FPGA構建實(shí)時(shí)網(wǎng)絡(luò )交換處理器,實(shí)現數據的高速實(shí)時(shí)采集、交換、存儲以及實(shí)時(shí)處理,填補國內在實(shí)時(shí)測控設備方面的空白。   目前的進(jìn)展情況:系統框架構建階段部分子系統已經(jīng)實(shí)現。   項目關(guān)鍵技術(shù)及創(chuàng )新點(diǎn)的論述   關(guān)鍵技術(shù):實(shí)時(shí)測控技術(shù)一直是航空、航天、核工業(yè)、汽車(chē)工業(yè)領(lǐng)域的重要支撐技術(shù),目前國內在實(shí)時(shí)測控領(lǐng)域采用的設備一直依賴(lài)于國外進(jìn)口設備,價(jià)格昂貴,現有的
  • 關(guān)鍵字: 網(wǎng)絡(luò )交換處理器  FPGA  

驢友必備神器--多功能對講機通信系統設計方案

  •   項目背景及可行性分析   1、項目名稱(chēng):基于FPGA的多功能對講機通信系統設計   2、項目主要內容:本系統核心部件為FPGA數字鎖相環(huán)振蕩器,通過(guò)調制解調模塊實(shí)現語(yǔ)音和數字的通信,并利用FPGA的強大功能實(shí)現MP3和一些擴展功能。   3、技術(shù)成熟性和可靠性:在申請此項目之前,我們小組已經(jīng)完成了基于鎖相環(huán)MB1504的無(wú)線(xiàn)單路通信系統的設計與調試,也已經(jīng)完成報告,對通信設計提供了基礎。   項目實(shí)施方案   1.方案基本功能框圖及描述        系統采用FPGA數字
  • 關(guān)鍵字: 對講機  FPGA  

國產(chǎn)芯片崛起 超越洋品牌兩關(guān)待闖

  • 國產(chǎn)芯片正在崛起,但是想要抓住這一千載難逢的發(fā)展機遇其實(shí)也面臨不小的挑戰,尤其是與國外芯片廠(chǎng)商相比,國產(chǎn)芯片在多方面還存在不小的差距,要想取得長(cháng)足的進(jìn)步和發(fā)展,還需要多練好“內功”。
  • 關(guān)鍵字: 芯片  FPGA  

史上最牛高速手勢識別系統解決方案

  •   1設計摘要   目前,研究自然化的人機交互是當今計算機科學(xué)技術(shù)領(lǐng)域的主要研究熱點(diǎn)之一,手勢輸入作為一種自然、豐富、直接的交互手段在人機交互技術(shù)中占有重要的地位。本項目提出以Xilinx公司Spartan 6系列FPGA為核心器件的手勢識別系統設計的方案,采用FPGA芯片的內置DSP硬核作為手勢識別模塊的核心,負責圖像識別算法的實(shí)現,采用FPGA作為圖像采集模塊的控制中心,負責圖像的采集,完成預處理和攝像頭聚焦和云臺的控制工作,以FPGA高速強大的處理能力保證了系統的實(shí)時(shí)性。手勢識別部分融合人手顏色信
  • 關(guān)鍵字: 手勢識別  FPGA  
共6799條 127/454 |‹ « 125 126 127 128 129 130 131 132 133 134 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>