<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> xilinx fpga

Altera功能安全包與靈活的FPGA相結合,實(shí)現“鎖步”處理器解決方案,降低了風(fēng)險,促進(jìn)產(chǎn)品及時(shí)面市

  •   Altera公司今天宣布,開(kāi)始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案,這一解決方案降低了設計周期風(fēng)險,幫助系統設計人員簡(jiǎn)化工業(yè)和汽車(chē)安全應用的認證。Altera與意大利比薩的功能安全領(lǐng)先供應商YOGITECH聯(lián)合開(kāi)發(fā)的鎖步解決方案采用了Altera FPGA、SoC,認證工具流程,以及YOGITECH的知識產(chǎn)權(IP)內核。這一解決方案幫助客戶(hù)在A(yíng)ltera FPGA中輕松實(shí)現SIL3安全設計,包括低成本Cyclone? V&n
  • 關(guān)鍵字: Altera  FPGA  

紫光半導體收購集中美國 專(zhuān)挑寡占市場(chǎng)

  •   面對清華紫光集團董事長(cháng)趙偉國再次放話(huà),將先把收購目光集中在美國半導體產(chǎn)業(yè)的說(shuō)法,日前臺系IC設計公司均表達不意外,畢竟臺灣政府目前尚未通過(guò)相關(guān)法令限制,加上相關(guān)配套措施還需產(chǎn)官學(xué)界互相討論,與其現在買(mǎi)市值不大的臺灣IC設計公司,對清華紫光集團并無(wú)法產(chǎn)生立即性的幫助。   產(chǎn)業(yè)界人士指出,以清華紫光的大陸內需市場(chǎng)色彩,加上先前出手目標多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來(lái)看,全球三強鼎立的EDA市場(chǎng)、繪圖芯片與FPGA產(chǎn)業(yè),或許是清華紫光集團在談判桌上的下一個(gè)目標。   確實(shí)從清華紫光收購動(dòng)作一路多鎖定
  • 關(guān)鍵字: 紫光  FPGA  

Altera公開(kāi)業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  •   Altera公司(Nasdaq)公開(kāi)業(yè)界第一款異構系統級封裝(SiP,System-in-Package)器件,集成了來(lái)自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類(lèi)器件,其特殊的體系結構設計滿(mǎn)足了高性能系統對存儲器帶寬最嚴格的要求。   數據中心、廣播、固網(wǎng)和高性能計算等系統要處理的數據量不斷攀升,需要的帶寬非常高。相對于目前的分立DRAM解決方案,Stratix 10 DRAM SiP的
  • 關(guān)鍵字: Altera  FPGA  

Altera公開(kāi)業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  •   Altera公司今天公開(kāi)業(yè)界第一款異構系統級封裝(SiP,System-in-Package)器件,集成了來(lái)自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類(lèi)器件,其特殊的體系結構設計滿(mǎn)足了高性能系統對存儲器帶寬最嚴格的要求。   數據中心、廣播、固網(wǎng)和高性能計算等系統要處理的數據量不斷攀升,需要的帶寬非常高。相對于目前的分立DRAM解決方案,Stratix 10 DRAM SiP的存儲器帶寬提
  • 關(guān)鍵字: Altera  FPGA  

Xilinx和IBM宣布戰略合作攜手加速數據中心應用

  •   IBM(NYSE:IBM)和賽靈思公司今天聯(lián)合宣布開(kāi)展一項多年戰略協(xié)作,在IBM POWER系統上運用賽靈思FPGA加速工作負載處理技術(shù),以打造更高性能、更高能效的數據中心應用。IBM和賽靈思已簽署一項(保密)協(xié)議,并將通過(guò)OpenPOWER基金會(huì )進(jìn)行合作,共同開(kāi)發(fā)開(kāi)放式加速基礎架構、軟件和中間件,以滿(mǎn)足機器學(xué)習、網(wǎng)絡(luò )功能虛擬化 (NFV)、基因分析、高性能計算 (HPC) 和大數據分析等新興應用的需求。   隨著(zhù)異構工作負載日益普及,許多數據中心開(kāi)始采用應用加速器以低功耗滿(mǎn)足吞吐量和時(shí)延要求。賽靈
  • 關(guān)鍵字: Xilinx  IBM  

小梅哥和你一起深入學(xué)習FPGA之串口調試(一)(下)

  •   以上為小梅哥為了對特權同學(xué)的串口收發(fā)模塊進(jìn)行測試所展開(kāi)的部分工作,到這里,仿真測試所需要的準備工作我們就做好了,接下來(lái)將實(shí)際進(jìn)行仿真,通過(guò)仿真來(lái)分析該模塊的性能?! ∵@里極力推薦大家使用modelsim進(jìn)行仿真,因為quartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠。Modelsim作為一款強大的仿真軟件,在業(yè)界被廣泛使用。同時(shí),modelsim針對不同的EDA廠(chǎng)家,也推出了OEM版本,modelsim-altera就是為Altera公司開(kāi)發(fā)的OEM版本,此版本針對Altera公
  • 關(guān)鍵字: FPGA  串口調試  

小梅哥和你一起深入學(xué)習FPGA之串口調試(一)(上)

  •   大家好,這幾天在各個(gè)論壇上,經(jīng)常就有人在向我咨詢(xún)基于FPGA的串口通信代碼,大部分都是在網(wǎng)上下載一個(gè)現成的代碼,但是在使用中就遇到了各種問(wèn)題,于是就發(fā)到了論壇上來(lái)求助。在閱讀了他們的代碼之后,我發(fā)現幾乎出自同一個(gè)版本(目前確定為特權同學(xué)的基于EPM240入門(mén)實(shí)驗的代碼)。他們在調試這個(gè)代碼的時(shí)候,經(jīng)常存在這樣幾個(gè)問(wèn)題:1、部分人對該串口通訊模塊完全不理解,對每句話(huà),甚至每個(gè)模塊的功能都不理解;2、部分人采用最原始的畫(huà)波形的方式來(lái)對該模塊進(jìn)行仿真,結果無(wú)法得到仿真結果;3、部分人不會(huì )使用modelsim
  • 關(guān)鍵字: FPGA  串口調試  

ASDF:精細粒度異構助力創(chuàng )新, Altera將進(jìn)入大FPGA時(shí)代

  •   “數十個(gè)合作伙伴,數百家客戶(hù),數千計的工程師,這三股強大的力量構成了Altera SoC大的生態(tài)系統,也是Altera在SoC領(lǐng)域投入5年所獲得的成就。”Altera公司嵌入式處理營(yíng)銷(xiāo)資深總監Chris Balough在一年一度的Altera SoC開(kāi)發(fā)者大會(huì )上自豪地表示。   
  • 關(guān)鍵字: Altera  FPGA  

Altera榮獲Frost & Sullivan全球FPGA技術(shù)創(chuàng )新領(lǐng)先獎

  •   Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術(shù)創(chuàng )新領(lǐng)先獎,表彰Altera在技術(shù)特性和未來(lái)業(yè)務(wù)價(jià)值方面更勝一籌。該獎項彰顯Altera在其Arria® 10 FPGA中實(shí)現IEEE 754單精度硬核浮點(diǎn)DSP (數字信號處理)模塊——處理速率高達1.5 TFLOPS (每秒萬(wàn)億次浮點(diǎn)運算),進(jìn)一步提高了數字系統設計的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶(hù)針對大數據和搜索應用、數據中心加速、軍事通信和高性能計算等需要高精度
  • 關(guān)鍵字: Altera  FPGA  

使用面向FPGA的OpenCL設計兩百萬(wàn)點(diǎn)頻域濾波器

  • 快速傅里葉變換(FFT)是信號處理應用的基礎。FPGA供應商一直以來(lái)提供了運行良好的FFT庫,處理適配到FPGA片內存儲器中的大量數據。但是,如果數據規模太大,應該如何應對? 為解決這一問(wèn)題,FPGA設計人員現在必須要做出設計決定,這些決定互相糾纏在一起,例如,片內FFT內核的配置選擇,其數量,它們怎樣連接并訪(fǎng)問(wèn)外部存儲器,多個(gè)內核之間的同步等。分析所有這類(lèi)設計決定就是要能夠很好的結合現有產(chǎn)品,在HDL中編程,這會(huì )非常耗時(shí),而且帶來(lái)了性能問(wèn)題。采用OpenCL等高級編程語(yǔ)言,能夠很快的完成系統設計分析。本
  • 關(guān)鍵字: FPGA  頻域濾波器  OpenCL  201511  

OpenPOWER+CAPI實(shí)現第二代分布計算

  • 本文介紹了CAPI技術(shù),并給出基于CAPI應用的三個(gè)案例。
  • 關(guān)鍵字: CAPI  CPU  FPGA  201511  

在Xilinx FPGA上快速實(shí)現JESD204B

  •   簡(jiǎn)介   JESD204是一種連接數據轉換器(ADC和DAC)和邏輯器件的高速串行接口,該標準的 B 修訂版支持高達 12.5 Gbps串行數據速率,并可確保 JESD204 鏈路具有可重復的確定性延遲。隨著(zhù)轉換器的速度和分辨率不斷提升,JESD204B接口在A(yíng)DI高速轉換器和集成RF收發(fā)器中也變得更為常見(jiàn)。此外,FPGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步取代連接轉換器的傳統并行LVDS/CMOS接口,并用來(lái)實(shí)現 JESD204B物理層。本文介紹如何快速在Xilinx?
  • 關(guān)鍵字: Xilinx  FPGA  

Altera:通信領(lǐng)域,我們做得更好

  •   EEPW:我想了解一下Patrick Dorsey先生對英特爾收購了Altera的一些看法,其次就是Altera也是OpenPower的一個(gè)成員,因為加入了Intel之后,Altera這邊會(huì )不會(huì )繼續跟OpenPower合作。   Patrick Dorsey:就像您所說(shuō)的,我們也是OpenPower機構的一個(gè)成員。關(guān)于我們的看法,我們FPGA會(huì )繼續支持不同的架構,包括ARM架構,Power架構還有Intel自己的架構。   6月份我看我們的新聞發(fā)布宣布我們的OpenCL這個(gè)工具可以支持普通的架構,
  • 關(guān)鍵字: Altera  FPGA  

Xilinx宣布業(yè)界首款 16nm All Programmable MPSoC提前發(fā)貨

  •   賽靈思上周(美國時(shí)間9月30日)宣布比原定計劃提前一個(gè)季度向客戶(hù)提前交付業(yè)界首款 16nm 多處理器 SoC(MPSoC)。早期版本的 Zynq® UltraScale+™ MPSoC 能幫助賽靈思客戶(hù)立即開(kāi)始設計并提供基于 MPSoC 的系統。Zynq® UltraScale+™ MPSoC 采用臺積公司 (TSMC) 的 16FF+ 工藝打造,支持新一代嵌入式視覺(jué)、ADAS、工業(yè)物聯(lián)網(wǎng) (I-IoT) 和通信系統的開(kāi)發(fā),并可為新一代系統提供 5 倍的系統級性
  • 關(guān)鍵字: Xilinx  MPSoC  

Xilinx多重處理系統芯片提前出貨

  •   賽靈思(Xilinx)宣布提早一季為首位客戶(hù)出貨業(yè)界首款16nm多重處理系統晶片(MPSoC)。早期版本的Zynq UltraScale+ MPSoC讓賽靈思客戶(hù)能夠開(kāi)始設計及提供基于MPSoC的系統。   Zynq UltraScale+ MPSoC采用臺積電16FF+制程,實(shí)現新一代嵌入式視覺(jué)、先進(jìn)駕駛輔助系統(ADAS)、工業(yè)物聯(lián)網(wǎng)(IIoT)以及通訊系統,提供五倍系統級功耗效能比與所有形式連結功能,并擁有新一代系統運用所需保密性及安全性。   Zynq UltraScale+ MPSoC為
  • 關(guān)鍵字: Xilinx  芯片  
共6799條 126/454 |‹ « 124 125 126 127 128 129 130 131 132 133 » ›|

xilinx fpga介紹

  Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側重低成本應用,容量中等,性能可以滿(mǎn)足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿(mǎn)足各類(lèi)高端應用,如Virtex系列,用戶(hù)可以根據自己實(shí)際應用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細 ]

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>