迄今最強大的實(shí)時(shí)網(wǎng)絡(luò )交換處理器設計案例分享

　　項目背景及可行性分析

　　項目名稱(chēng)、項目的主要內容及目前的進(jìn)展情況

　　項目名稱(chēng)：實(shí)時(shí)網(wǎng)絡(luò )交換處理器

　　項目?jì)热荩夯赬ilinx高端FPGA構建實(shí)時(shí)網(wǎng)絡(luò )交換處理器，實(shí)現數據的高速實(shí)時(shí)采集、交換、存儲以及實(shí)時(shí)處理，填補國內在實(shí)時(shí)測控設備方面的空白。

　　目前的進(jìn)展情況：系統框架構建階段部分子系統已經(jīng)實(shí)現。

　　項目關(guān)鍵技術(shù)及創(chuàng )新點(diǎn)的論述

　　關(guān)鍵技術(shù)：實(shí)時(shí)測控技術(shù)一直是航空、航天、核工業(yè)、汽車(chē)工業(yè)領(lǐng)域的重要支撐技術(shù)，目前國內在實(shí)時(shí)測控領(lǐng)域采用的設備一直依賴(lài)于國外進(jìn)口設備，價(jià)格昂貴，現有的1000M以太網(wǎng)因網(wǎng)絡(luò )的傳輸延遲抖動(dòng)不確定，不具備實(shí)時(shí)性，不能應用于該領(lǐng)域。本項目以由高端FPGA構建的網(wǎng)絡(luò )交換處理器為中心，集高速數據采集、交換、處理、存儲以及實(shí)時(shí)顯示為一體，提供完整的實(shí)時(shí)測控平臺，能夠完全替代國外昂貴的高速采集、實(shí)時(shí)傳輸、實(shí)時(shí)存儲設備。

　　創(chuàng )新點(diǎn)：隨著(zhù)工業(yè)設備的日益復雜，設備的測控系統結構龐大，地理分布越加分散，如何實(shí)現數據的高速采集、實(shí)時(shí)傳輸是測控系統面臨的巨大挑戰。為了實(shí)現數據的高速采集，ADI等國外企業(yè)推出高性能仿真機，現有高端仿真機能夠實(shí)現128路高到65MSPS的高速并行采集;為實(shí)現數據的高速傳輸與交換，GE等公司推出廣播內存等實(shí)時(shí)傳輸設備。國外眾多高速采集、實(shí)時(shí)傳輸設備存在的缺點(diǎn)主要包括：1)成本高，采用現有國外設備構建一套高速采集、實(shí)時(shí)傳輸系統，其成本一般在100萬(wàn)左右;2)接口不統一，現有高速數據采集系統與傳輸系統之間沒(méi)有統一的接口標準，采集系統與傳輸系統之間需要通過(guò)PC完成數據中轉，極大降低了設備的性能。本項目提出以實(shí)時(shí)網(wǎng)絡(luò )交換處理器為中心，集數據的高速采集、實(shí)時(shí)傳輸為一體的測控平臺，該平臺以現有FPGA設備為基礎，以同軸電纜或者光纖為通信介質(zhì)，完成數據的高速采集與實(shí)時(shí)傳輸。該平臺整體成本低于現有平臺的10%，能夠以邏輯星形結構、邏輯環(huán)形結構等多種拓撲方式實(shí)現實(shí)時(shí)通信，系統在靈活性與可靠性方面高于現有設備組成的系統。

　　技術(shù)成熟性和可靠性論述：

　　1.在數據采集方面，目前ADC的采樣速率能夠達到2GSPS，ADI、TI等公司等推出眾多65MSPS~200MSPS的AD轉換器，在A(yíng)DC的接口邏輯設計以及PCB布線(xiàn)設計都有豐富的設計手冊;本小組成員在高速ADC接口邏輯設計方面經(jīng)驗比較豐富，能夠完成數據采集部分的設計、測試。

　　2.在數據傳輸方面，在具有16位寬度的收發(fā)器中，實(shí)現1.0Gbps的傳輸速率，假設采用8B10B編碼方式，則FPGA需要具有在125M的工作頻率，現有的FPGA工作頻率遠高于此頻率;系統采用同軸電纜能夠實(shí)現10米內的低誤碼率傳輸;采用GBIC與單模光纖，能夠實(shí)現20Km以上的傳輸距離;項目小組成員曾參與國內知名企業(yè)核心路由器的研究，在高速邏輯設計與布線(xiàn)設計方面經(jīng)驗豐富。

　　項目實(shí)施方案

　　1.方案基本功能框圖及描述

　　圖1 實(shí)時(shí)網(wǎng)絡(luò )交換處理器功能模塊框圖

　　系統以RealSwitch交換模塊為核心，包括數據采集子系統、數據消費子系統、系統總體控制子系統與數據存儲系統構成。RealSwitch交換模塊由virtexⅡpro構造，最多可支持64個(gè)數據采集子系統與64個(gè)數據消費子系統，交換模塊基板支持8個(gè)設備，擴展接口以堆疊方式擴展基板;數據采集子系統由多個(gè)65MSPS～125MSPS數據采集器采集數據，由SpartanII FPGA完成數據壓縮與傳輸協(xié)議控制，由TI的1.25Gbps收發(fā)器完成數據的并-串轉換，高速串行數據通過(guò)GBIC-光纖或者雙絞線(xiàn)傳輸;數據消費系統完成高速數據的串-并轉換以及協(xié)議控制，采用Xilinx SpartanII FPGA實(shí)現，部分仿真客戶(hù)端需要模擬信號，數據消費系統完成相應的數-模轉換;系統總體控制子系統完成交換系統的參數配置、數據源設置、網(wǎng)絡(luò )交換方式配置等，系統總體控制子系統以標準Ethnet通信與網(wǎng)絡(luò )交換模塊通信;數據存儲系統由4個(gè)SATA接口硬盤(pán)構成RAID系統，完成數據的可靠高速存儲，由Xilinx FPGA實(shí)現。

　　2.需要的開(kāi)發(fā)平臺

　　實(shí)現本方案所需要的基本功能、功能、接口：

　　DDR-RAM或者高速SDRAM，Flash存儲;

　　PowerPC處理器核，標準Ethnet接口，在網(wǎng)絡(luò )交換模塊中實(shí)現與外部主機的通信，完成系統總體控制;

　　網(wǎng)絡(luò )交換模塊要求FPGA主頻至少125MHz;

　　數據存儲子系統支持4個(gè)SATA接口高速硬盤(pán);

　　(3) 所需要的目標FPGA開(kāi)發(fā)平臺，簡(jiǎn)述為什么需要此平臺

　　網(wǎng)絡(luò )交換模塊宜采用Virtex II Pro開(kāi)發(fā)平臺，原因如下：項目中網(wǎng)絡(luò )交換模塊具有邏輯功能要求復雜、系統處理速度要求高等特點(diǎn)，而Virtex-II Pro XC2VP30含有3萬(wàn)個(gè)Logic cells，因此能夠勝任本設計;板上FPGA內含有PowerPC硬核以及Ethnet接口，方便系統總體控制子系統實(shí)現。

　　需要的開(kāi)發(fā)工具包括Xilinx ISE、ModelSim等。

　　2.方案實(shí)施過(guò)程中需要開(kāi)發(fā)的模塊

　　如圖1本方案中需要研制、開(kāi)發(fā)的功能主要模塊如下：

　　RealSwitch網(wǎng)絡(luò )交換子系統;

　　高速數據采集子系統;

　　仿真客戶(hù)端接口子系統;

　　系統總體控制子系統;

　　數據存儲子系統;

　　系統最終要達到的性能指標

　　系統吞吐量:1.25G;

　　系統ADC速率: 65MSPS～125MSPS;

　　系統傳輸延遲抖動(dòng)：<1us;

　　交換接口數：128

　　需要的其它資源

　　1.設計輸入輸出功能子板

　　目前已經(jīng)完成了高速數據采集系統以及仿真客戶(hù)端子系統的設計，能夠實(shí)現點(diǎn)對點(diǎn)高速數據的采集與傳輸;

　　需要近一步完成數據存儲子系統、網(wǎng)絡(luò )交換處理器系統以及系統總體控制子系統模塊。

　　2.測試設備

　　目前開(kāi)發(fā)小組借助西安交通大學(xué)電信學(xué)院網(wǎng)絡(luò )所的資源優(yōu)勢，擁有泰科500M數字存儲示波器2臺、邏輯分析儀1臺，以及其他直流穩壓電源、萬(wàn)用表等設備。