<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> virtex-Ⅱ

基于LPC2210和uC/OS-Ⅱ的無(wú)刷直流電動(dòng)機控制設計

  • 摘要:文中從硬件和軟件兩個(gè)方面具體介紹了控制系統的設計結構,基于LPC2210豐富而強大的控制功能,以L(fǎng)PC2210為主控芯片設計的無(wú)刷直流電動(dòng)機控制系統,具有實(shí)時(shí)性好和可靠性高的特點(diǎn);同時(shí)采用uC/OS-Ⅱ操作系統,不僅使多任務(wù)程序設計簡(jiǎn)化,也使電機可以應用在復雜的需要處理多任務(wù)的場(chǎng)合。 關(guān)鍵詞:LPC2210;無(wú)刷直流電動(dòng)機;uC/OS-Ⅱ;ARM 無(wú)刷直流電動(dòng)機不僅繼承了直流電動(dòng)機調速和啟動(dòng)特性好,堵轉轉矩大的優(yōu)點(diǎn),而且由于利用電子開(kāi)關(guān)線(xiàn)路和位置傳感器代替了換向器電刷裝置,使得電動(dòng)機的結構大大簡(jiǎn)
  • 關(guān)鍵字: 于LPC2210  uC/OS-Ⅱ  

基于Xilinx Virtex-6的高速DMA讀寫(xiě)設計

  • 摘要 本設計在基于Xilinx Virtex-6 FPGA內嵌PCI Express Core的基礎上,實(shí)現了由PCI Express板卡主動(dòng)發(fā)起的DMA讀寫(xiě),可完成PC和PCI Express板卡之間數據的高速傳輸。該設計已經(jīng)在Xilinx評估板ML605上完成調試驗證,DMA寫(xiě)內存速度穩定可達1 520 MB/s,滿(mǎn)足了高速存儲系統的要求。 隨著(zhù)相控陣雷達、超寬帶雷達、數字陣列雷達相繼地出現,雷達的回波數據量在不斷地增加,因此對高速采集和大容量數據傳輸提出了越來(lái)越高的要求。早期基于PCI總線(xiàn)的高速數
  • 關(guān)鍵字: Xilinx  Virtex-6  

基于C8051和μC/OS-Ⅱ的數控機床嵌控制器設計

  • 在數控機床系統中,功能模塊可分為兩大部分:一部分是實(shí)時(shí)性要求不高的功能,例如人機界面交互管理等;另一部分是實(shí)時(shí)性要求高的功能,主要有伺服控制、插補計算等。根據這一特點(diǎn),該系統采用兩級控制結構,利用 IPC豐富的軟件資源,提供圖形化的人機交互環(huán)境;利用嵌入式執行控制器的高實(shí)時(shí)性和穩定性,實(shí)現快速、可靠的控制,充分發(fā)揮了二者的優(yōu)點(diǎn)。兩級之間用串行口進(jìn)行實(shí)時(shí)通信。本文主要介紹嵌入式執行控制器的實(shí)現。 1 數控機床系統硬件結構 數控機床系統硬件結構如圖1所示,IPC作為上位機,安裝有專(zhuān)用軟件,實(shí)現人機交互;C
  • 關(guān)鍵字: C8051  μC/OS-Ⅱ  

全面解析Nios Ⅱ嵌入式軟核多處理器系統

  • 通過(guò)對硬件互斥核,程序存儲器分區,重疊地址空間,啟動(dòng)地址和異常地址的分析,提出了多處理器系統共享片上存儲器、FLASH存儲器和外設資源的解決方法,為Nios Ⅱ嵌入式多處理器系統的設計提供了有效的方法和途徑。 0 引言 基于SoPC 技術(shù)開(kāi)發(fā)的嵌入式Nios Ⅱ軟核多處理器系統具有可自主設計,重構性好,軟硬件裁剪容易,系統擴充升級方便,能兼顧性能、體積、功耗、成本、可靠性等方面的要求。研發(fā)嵌入式Nios Ⅱ軟核多處理器系統,是提高嵌入式系統性?xún)r(jià)比和實(shí)用性一種有效途徑。 1 片上Nios Ⅱ嵌入式軟核
  • 關(guān)鍵字: SoPC   Nios Ⅱ  

基于賽靈思Virtex-5 FPGA的LTE仿真器實(shí)現

  • ?  功能強大的可編程邏輯平臺使得Prisma?Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò )提供可重配置無(wú)線(xiàn)測試設備。長(cháng)期演進(jìn)(LTE)是移動(dòng)寬帶的最3GPP標準,它打破了現有蜂窩網(wǎng)絡(luò )的固有模式。LTE與前代UMTS和GSM標準相比,除采用高頻譜效率的射頻技術(shù)外,其架構還得到了大幅簡(jiǎn)化。LTE系統的無(wú)線(xiàn)接入部分Node-B,是連接無(wú)線(xiàn)電和整個(gè)互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò )之間的邊緣設備。這種架構無(wú)法監測和測試等效于UMTS中間鏈路上的元件。必須通過(guò)無(wú)線(xiàn)電接口,才能有效地測試LTE網(wǎng)絡(luò )元件?! ∵@
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  

FAQ-Virtex-7HT常見(jiàn)問(wèn)題解答

  •   1.?賽靈思將發(fā)布內容是什么?  賽靈思將發(fā)布?Virtex-7?HT?FPGA,該產(chǎn)品在單片?FPGA?中集成了業(yè)界最多數量的串行收發(fā)器—16個(gè)?28Gbps?和72個(gè)?13.1Gbps?串行收發(fā)器,能夠滿(mǎn)足?100Gbps?和?400Gbps?帶寬應用的需要。如欲觀(guān)看賽靈思?28Gbps?收發(fā)器的演示視頻,請訪(fǎng)問(wèn):http://www.xi
  • 關(guān)鍵字: Xilinx  Virtex-7  HT  FPGA  

眾志和達借助賽靈思可編程方案打造數據存儲新典范

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(?Xilinx,?Inc.?)今天宣布,?北京眾志和達信息技術(shù)有限公司采用賽靈思可編程解決方案,成功打造了行業(yè)首款基于先進(jìn)的Storage-on-Chip(芯片級存儲)架構、全部利用賽靈思高速高集成FPGA(現場(chǎng)可編程門(mén)陣列)芯片實(shí)現全部功能的虛擬磁帶庫產(chǎn)品——SureSave?VTL5000。該產(chǎn)品將作為眾志和達公司面向企業(yè)級數據保護的旗艦產(chǎn)品,以其卓越的性能、靈活的擴展性、高度的可靠性等優(yōu)勢,&
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-5  

賽靈思40nm Virtex-6 FPGA系列通過(guò)全生產(chǎn)驗證

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)與全球領(lǐng)先的半導體代工廠(chǎng)商聯(lián)華電子(?UMC?(NYSE:?UMC;?TSE:?2303))今天共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex?-6FPGA,已經(jīng)完全通過(guò)生產(chǎn)前的驗證。這是雙方工程團隊為進(jìn)一步提升良率、增強可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6系列通過(guò)生產(chǎn)驗證,?意味著(zhù)聯(lián)華電子繼2009年3月發(fā)布首批基
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  

賽靈思 Virtex-6 HXT FPGA為光通信提供卓越的收發(fā)器性能

  • ?  全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司?(Xilinx,?Inc.?)宣布推出支持?40Gbps?和?100Gbps?線(xiàn)路卡的Virtex?-6?HXT?FPGA,并可靈活配置各種網(wǎng)絡(luò )速率包括40Gbps、4x10Gbps、100Gbps?和?10x10Gbps?等。此外,憑借其市場(chǎng)領(lǐng)先的收發(fā)器時(shí)鐘抖動(dòng)性能,Virtex-6?HXT?FPGA還能滿(mǎn)足新一代通
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  

Xilinx Virtex-6與Spartan-6 FPGA連接目標參考設計支持PCI Express 兼容性設計

  •   全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:XLNX)?)日前宣布其Spartan?-6與Virtex?-6?FPGA連接目標參考設計通過(guò)PCI?Express?認證,為支持開(kāi)發(fā)人員的下一代高速串行I/O設計,?提供了一個(gè)完整且切實(shí)可行的參考實(shí)例。作為賽靈思連接目標設計平臺的一部分,該參考設計將能夠為設計人員提供所需資源,讓他們可以把時(shí)間集中在差異化產(chǎn)品的設計上,從而加快其客戶(hù)終端產(chǎn)品系統的部署速度?! ≠愳`思
  • 關(guān)鍵字: Xilinx  FPGA  Spartan  Virtex  

SiTime為賽靈思FPGA評估套件提供可編程時(shí)鐘方案

  • ?  2010年9月15,美國加洲森尼韋爾市-全硅MEMS時(shí)鐘技術(shù)方案領(lǐng)導公司SiTime?Corporation今天宣布賽靈思(Xilinx)在其Virtex?-6?FPGA?ML605評估套件,?Spartan?-6?FPGA?SP601?和SP605?FPGA評估套件上導入了SiTime可編程全硅MEMS振蕩器。全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司在這些評估套件中采用了SiTime的?SiT9102高性能
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  

NEC Display Solutions 公司3D電影投影儀采用賽靈思 FPGA

  • ?  全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?(NASDAQ:XLNX)?)日前宣布NEC子公司NEC?Display?Solutions有限公司的三款DLP?數字影院投影儀產(chǎn)品,?均采用了賽靈思Virtex?-5?FPGA系列產(chǎn)品?! LP?數字影院投影儀符合美國數字影院計劃?(DCI1)?標準,擁有一系列優(yōu)異的高安全特性,能夠滿(mǎn)足各種不同輸入信號的要求。該系統能
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  DLP  

賽靈思亞太聯(lián)盟計劃成員開(kāi)展目標設計平臺合作

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx,?Inc.?)聯(lián)盟計劃成員(APAC?Xilinx?Alliance?Program?Members),是賽靈思作為?FPGA行業(yè)領(lǐng)導廠(chǎng)商實(shí)施目標設計平臺戰略的關(guān)鍵。賽靈思目標設計平臺戰略致力于幫助客戶(hù)縮短在應用基礎架構上花費的時(shí)間,而把精力更多地集中在為其電子系統賦予獨特的設計價(jià)值。近期賽靈思亞太聯(lián)盟合作伙伴峰會(huì )活動(dòng)在深圳的成功舉辦,意味著(zhù)其亞太地區的設計服務(wù)提供
  • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標準

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標準,與前一代產(chǎn)品系列相比功耗降低50%,與競爭產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標準的聯(lián)盟成員的設計資源。這
  • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

賽靈思推出Virtex-6 FPGA系列滿(mǎn)足高帶寬和低功耗需求

  • ?  全球可編程邏輯解決方案領(lǐng)導廠(chǎng)商賽靈思公司日前宣布推出新一代旗艦產(chǎn)品--Virtex??高性能現場(chǎng)可編程門(mén)陣列(FPGA)系列產(chǎn)品,支持高性能、計算密集電子系統開(kāi)發(fā)人員在面對更短設計周期和更低開(kāi)發(fā)成本壓力的情況下設計出“更綠色”的產(chǎn)品。?新的Virtex-6?FPGA系列比前一代產(chǎn)品功耗降低多達50%,成本降低多達20%。該系列產(chǎn)品進(jìn)行了最合適的組合優(yōu)化,包括靈活性、硬內核IP、收發(fā)器功能以及開(kāi)發(fā)工具支持,?從而可以幫助客戶(hù)滿(mǎn)足市場(chǎng)需求,在追求更高帶寬
  • 關(guān)鍵字: xilinx  Virtex-6  FPGA  
共245條 4/17 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>